4. STM32优先级配置寄存器：NVIC_IPR寄存器、优先级位宽与硬件实现

在STM32的NVIC（嵌套向量中断控制器）中，每个外部中断的抢占优先级和子优先级最终被编码为一个8位的优先级寄存器。理解这个寄存器的位宽分配、硬件映射规则以及如何通过库函数操作，是配置中断优先级、避免优先级冲突和提升外设驱动稳定性的关键。

4.1 NVIC_IPR寄存器结构

NVIC为每个外部中断通道分配一个8位的优先级寄存器，称为IPR（Interrupt Priority Register）。STM32的IPR寄存器组从地址0xE000E400开始，每个寄存器对应一个中断号。其核心结构如下：

4.2 优先级位宽与分组配置

虽然IPR寄存器只使用高4位，但这4位如何拆分为抢占优先级和子优先级，由SCB->AIRCR（应用中断和复位控制寄存器）中的PRIGROUP位域决定。STM32支持最多5种优先级分组方式，对应不同的位宽分配：

4.3 硬件实现：优先级比较与响应

当多个中断同时发生时，NVIC硬件按照以下规则进行优先级比较和响应：

1. 抢占优先级比较：首先比较抢占优先级（数值越小，优先级越高）。抢占优先级更高的中断可以抢占正在执行的低优先级中断。
2. 子优先级比较：如果抢占优先级相同，则比较子优先级（数值越小，优先级越高）。子优先级仅用于决定同一抢占层级内的中断响应顺序，不能产生抢占。
3. 硬件中断号比较：如果抢占优先级和子优先级都相同，则比较中断通道的硬件编号（中断号越小，优先级越高）。这是硬件固定的最后一级裁决。

下面的SVG图展示了NVIC优先级比较的硬件决策流程：

4.4 寄存器操作与代码实现

在STM32标准外设库或HAL库中，操作NVIC_IPR寄存器通常通过以下函数完成。直接操作寄存器可以更精确地控制优先级分配，避免库函数封装带来的歧义。

4.4.1 直接寄存器操作示例

/* 设置USART1中断的抢占优先级为2，子优先级为1（分组2：2位抢占 + 2位子优先级） */
/* 分组2下：优先级值 = (抢占优先级 << 2) | 子优先级 */
/* USART1中断号 = 37 */

uint8_t preempt_prio = 2;   /* 抢占优先级：0~3 */
uint8_t sub_prio = 1;       /* 子优先级：0~3 */
uint8_t priority_value = (preempt_prio << 2) | sub_prio;

/* 写入NVIC_IPR寄存器组 */
/* NVIC_IPR基地址：0xE000E400 */
/* 每个IPR寄存器对应4个中断，中断号37对应IPR[9]的bit[15:12] */
volatile uint32_t *ipr = (uint32_t *)0xE000E400;
uint32_t ipr_index = 37 >> 2;          /* 37 / 4 = 9 */
uint32_t ipr_bitpos = (37 & 0x03) << 2; /* 37 % 4 = 1，偏移4位 */

ipr[ipr_index] &= ~(0xFF << ipr_bitpos);  /* 清除原优先级 */
ipr[ipr_index] |= (priority_value << ipr_bitpos); /* 写入新优先级 */

4.4.2 使用HAL库函数配置

/* 使用HAL库配置中断优先级 */
HAL_NVIC_SetPriority(USART1_IRQn, 2, 1);  /* 抢占优先级2，子优先级1 */
HAL_NVIC_EnableIRQ(USART1_IRQn);          /* 使能中断 */

4.5 优先级配置实战对比

以下表格对比了不同优先级分组下，相同外设中断的配置效果，帮助理解位宽分配对实际优先级的影响：

4.6 硬件实现细节：优先级值映射

在硬件层面，NVIC将IPR寄存器的高4位值直接映射到优先级比较器。以下SVG图展示了从软件写入到硬件比较的完整数据通路：

4.7 关键总结与避坑指南

• 位宽固定：STM32的NVIC只使用IPR寄存器的高4位，有效优先级范围始终为0~15，与MCU型号无关。
• 分组决定拆分：PRIGROUP位域决定高4位如何拆分为抢占优先级和子优先级，必须在配置中断前设置。
• 数值越小优先级越高：这是嵌入式系统中断优先级的一贯规则，与某些RTOS任务优先级（数值越大优先级越高）相反，容易混淆。
• 中断号是最后裁决：当所有优先级都相同时，硬件中断号决定响应顺序，这是不可配置的硬件特性。
• 避免优先级反转：在配置多个外设中断时，确保高实时性要求的外设（如定时器、DMA）拥有更高的抢占优先级，避免被低优先级中断长时间阻塞。