3. ARM Cortex-M内核优先级分组：PRIGROUP寄存器详解

在ARM Cortex-M内核中，中断优先级的核心控制机制是优先级分组寄存器（PRIGROUP）。该寄存器决定了优先级寄存器中用于表示抢占优先级和子优先级的位数分配。错误的PRIGROUP配置是导致中断嵌套异常、优先级反转以及系统响应延迟的常见根源。

3.1 PRIGROUP寄存器位域结构

PRIGROUP寄存器位于系统控制块（SCB）中，地址为0xE000ED0C，其有效位宽为3位（Bit[10:8]），对应8种优先级分组模式（0~7组）。

3.2 优先级分组规则与位分配机制

ARM Cortex-M内核使用8位优先级寄存器（实际实现可能只使用高几位，如STM32使用高4位）。PRIGROUP通过划分这8位中的高N位为抢占优先级，剩余位为子优先级。分组规则遵循以下公式：

• 抢占优先级位数 = 7 - PRIGROUP
• 子优先级位数 = PRIGROUP + 1

例如，当PRIGROUP = 3时，抢占优先级占4位（Bit[7:4]），子优先级占4位（Bit[3:0]）。这意味着最多支持16级抢占优先级，每级抢占优先级下最多16级子优先级。

3.3 PRIGROUP配置代码实现

配置PRIGROUP需要操作SCB->AIRCR寄存器，必须写入VECTKEY（0x5FA）到高16位以防止意外修改。以下是标准配置代码：

/* 配置优先级分组：4位抢占优先级 + 4位子优先级 */
#define PRIGROUP_VALUE 3

void NVIC_PriorityGroupConfig(uint32_t PriorityGroup)
{
    /* 设置PRIGROUP：写入VECTKEY + 分组值 */
    SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |
                  (PriorityGroup << SCB_AIRCR_PRIGROUP_Pos));
}

/* 调用示例 */
NVIC_PriorityGroupConfig(PRIGROUP_VALUE);

3.4 优先级分组与中断嵌套行为

不同的PRIGROUP设置直接影响中断嵌套的深度和规则。以下SVG图展示了PRIGROUP=3（4+4分组）下的中断嵌套流程：

3.5 优先级分组选择策略

在实际项目中，选择PRIGROUP值需要根据外设的实时性要求和系统复杂度进行权衡。以下表格总结了不同应用场景的推荐分组：

3.6 PRIGROUP与NVIC优先级寄存器的协同

配置PRIGROUP后，每个中断的优先级寄存器（NVIC->IPRx）中的高N位被解释为抢占优先级，低M位为子优先级。以下SVG图展示了优先级寄存器的位分配：

3.7 常见配置错误与调试方法

• 错误1： 未在系统初始化时配置PRIGROUP，使用默认值（通常为0），导致抢占优先级过多，子优先级不足。
• 错误2： 多次修改PRIGROUP，导致中断优先级映射混乱，系统行为不可预测。
• 错误3： 配置PRIGROUP时忘记写入VECTKEY，导致寄存器写入无效，配置未生效。
• 错误4： 中断优先级数值计算错误，例如将抢占优先级和子优先级直接相加，而不是按位组合。

3.8 优先级分组与RTOS集成要点

在RTOS（如FreeRTOS、uC/OS-III）中，PRIGROUP配置直接影响系统调度和临界区保护机制：