2. 中断优先级原理：抢占优先级与子优先级的概念、NVIC嵌套向量中断控制器工作原理

中断优先级是RTOS与裸机系统中保证实时响应与任务隔离的核心机制。理解抢占优先级与子优先级的区别，以及NVIC（Nested Vectored Interrupt Controller）的内部工作方式，是正确配置外设中断、避免优先级反转与死锁的前提。

2.1 抢占优先级与子优先级的概念

ARM Cortex-M内核（M3/M4/M7/M33等）使用8位优先级寄存器，但实际使用的位数由芯片厂商通过SCB->AIRCR寄存器中的PRIGROUP位域决定。这8位被划分为两部分：抢占优先级（Preempt Priority）和子优先级（Subpriority）。

优先级分组规则：通过PRIGROUP[2:0]位域，可以将8位优先级寄存器划分为不同的抢占位宽和子优先级位宽。以STM32F4为例，常用分组如下：

2.2 NVIC嵌套向量中断控制器工作原理

NVIC是Cortex-M内核中管理中断的核心硬件模块。它负责：中断使能/除能、优先级比较、中断挂起与激活、以及向量表查找。NVIC的关键特性包括：

• 嵌套支持：当高抢占优先级中断到达时，NVIC自动保存当前ISR的上下文（通过硬件压栈），跳转到高优先级ISR，执行完毕后自动恢复。
• 尾链（Tail-Chaining）：当多个中断同时挂起时，NVIC跳过出栈/入栈操作，直接执行下一个ISR，降低延迟。
• 迟到异常（Late-Arriving）：在压栈过程中，如果更高优先级中断到达，NVIC会放弃当前压栈，优先处理更高优先级中断。
• 咬尾（咬尾中断）：ISR返回前，如果检测到有挂起的同优先级中断，直接进入下一个ISR而不恢复现场。

下图展示了NVIC在嵌套场景下的工作流程：

上图中，主程序正在执行时，低优先级中断ISR_Low到达，NVIC暂停主程序，跳转至ISR_Low。在ISR_Low执行期间，高优先级中断ISR_High到达，NVIC立即暂停ISR_Low，保存其上下文，跳转至ISR_High。ISR_High执行完毕后，NVIC恢复ISR_Low的上下文，ISR_Low继续执行，最后返回主程序。整个过程由NVIC硬件自动完成，无需软件干预。

2.3 NVIC寄存器模型与优先级配置

NVIC通过一组内存映射寄存器控制中断行为。核心寄存器包括：

优先级配置示例（STM32 HAL库风格）：

/* 设置优先级分组：3位抢占优先级，1位子优先级 */
HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);

/* 配置USART1中断：抢占优先级2，子优先级1 */
HAL_NVIC_SetPriority(USART1_IRQn, 2, 1);

/* 使能USART1中断 */
HAL_NVIC_EnableIRQ(USART1_IRQn);

/* 配置TIM2中断：抢占优先级2，子优先级0（比USART1子优先级高） */
HAL_NVIC_SetPriority(TIM2_IRQn, 2, 0);
HAL_NVIC_EnableIRQ(TIM2_IRQn);

/* 配置DMA2_Stream0中断：抢占优先级1，子优先级3（可打断USART1和TIM2） */
HAL_NVIC_SetPriority(DMA2_Stream0_IRQn, 1, 3);
HAL_NVIC_EnableIRQ(DMA2_Stream0_IRQn);

2.4 优先级配置对驱动稳定性的影响

不合理的优先级配置是导致外设驱动不稳定的常见原因。以下为典型问题及对策：

• 优先级反转：低优先级中断持有共享资源，高优先级中断等待该资源，导致高优先级中断被低优先级阻塞。对策：使用互斥信号量或临时提升优先级（优先级继承）。
• 中断丢失：多个中断同时到达，NVIC只能响应最高优先级，低优先级中断可能被长时间延迟甚至丢失（如果硬件不支持挂起重载）。对策：合理分配抢占优先级，确保关键外设（如通信接收）具有足够高的优先级。
• 嵌套深度过大：过多嵌套导致栈溢出。Cortex-M内核使用主栈（MSP）处理中断，嵌套每深一层，栈消耗约64字节（取决于浮点单元是否启用）。对策：限制嵌套层数不超过3~4层，或增大MSP大小。
• 临界区过长：在ISR中关闭全局中断（如使用__disable_irq()）时间过长，导致其他中断延迟。对策：使用基于优先级的临界区保护（如RTOS的taskENTER_CRITICAL），仅关闭低于当前优先级的抢占。

下图展示了NVIC内部优先级比较与向量表查找的硬件架构：