4. Lane配置基础：1/2/4 Lane模式、Lane数协商机制

DisplayPort 链路的物理带宽由 Lane（通道） 数量和每条 Lane 的比特率共同决定。Lane 是 Source 与 Sink 之间差分信号对的物理传输路径，每条 Lane 由一对差分线（TX+/TX- 和 RX+/RX-）构成。DP 标准定义了 1、2、4 三种 Lane 模式，链路建立时通过 Lane 数协商机制 确定最终工作模式。

4.1 Lane 模式与带宽关系

不同 Lane 模式直接影响链路的总带宽。以 HBR2（5.4 Gbps）为例，各 Lane 模式下的有效数据带宽如下：

4.2 Lane 数协商机制

Lane 数协商是 DP 链路训练（Link Training）的第一步，发生在 LT（Link Training） 阶段。Source 和 Sink 通过 DPCD（DisplayPort Configuration Data） 寄存器交换能力，确定双方都支持的最大 Lane 数。

4.2.1 协商流程

1. 能力读取： Source 读取 Sink 的 DPCD 寄存器 0x00002（MAX_LANE_COUNT），获取 Sink 支持的最大 Lane 数。
2. 请求设置： Source 向 DPCD 寄存器 0x00101（LANE_COUNT_SET）写入期望的 Lane 数。
3. 链路训练： Source 在选定的 Lane 上发送训练序列（TS1/TS2），Sink 在对应 Lane 上响应。
4. 状态确认： Source 读取 DPCD 寄存器 0x00202（LANE_ALIGN_STATUS_UPDATED），确认对齐状态。
5. 降级回退： 若 4 Lane 训练失败，Source 自动降级为 2 Lane 或 1 Lane 重新尝试。

4.2.2 DPCD 关键寄存器

4.3 Lane 数协商状态机

下图展示了 Source 端 Lane 数协商的完整状态转换过程，包含降级回退路径：

4.4 Lane 数协商的嵌入式实现

在嵌入式系统中，Lane 数协商通常由 DP 控制器驱动 完成。以下是一个简化的驱动实现片段，展示如何读取 Sink 能力并设置 Lane 数：

/* 读取 Sink 最大 Lane 数 */
uint8_t max_lanes;
dpcd_read(0x00002, &max_lanes, 1);
max_lanes &= 0x1F;  /* 只取 Bit[4:0] */

/* 根据 Source 能力取交集 */
uint8_t src_lanes = 4;  /* Source 硬件支持 4 Lane */
uint8_t negotiated_lanes = (max_lanes < src_lanes) ? max_lanes : src_lanes;

/* 写入协商结果 */
uint8_t lane_set = negotiated_lanes | (enhanced_frame_en << 7);
dpcd_write(0x00101, &lane_set, 1);

/* 启动链路训练 */
start_link_training(negotiated_lanes);

/* 轮询对齐状态 */
uint8_t align_status;
do {
    dpcd_read(0x00202, &align_status, 1);
    delay_ms(1);
} while (!(align_status & 0x40) && (retry_count++ < 100));

if (align_status & 0x40) {
    /* 对齐成功，链路就绪 */
} else {
    /* 对齐失败，降级重试 */
    retry_with_fewer_lanes();
}

4.5 Lane 数协商常见问题

• Lane 数不匹配： Source 和 Sink 的物理连接中，部分 Lane 的差分对断路或短路，导致协商时对应 Lane 无法对齐，触发降级。
• 增强帧兼容性： 若 Source 使能增强帧（Enhanced Frame）但 Sink 不支持，需在 LANE_COUNT_SET 中清除 Bit[7]，否则链路训练失败。
• 热插拔重新协商： 当 DP 线缆热插拔时，Source 必须重新读取 MAX_LANE_COUNT 并重新执行协商，不能缓存旧值。
• 多流传输（MST）限制： 在 MST 模式下，Lane 数协商由 Root Branch Device 统一管理，Leaf Sink 不参与 Lane 数协商。

4.6 Lane 模式与 PCB 布局

从硬件设计角度，不同 Lane 模式对 PCB 布局有直接影响：