2. 物理层基础：Main Link、AUX CH、HPD信号定义与电气特性
DisplayPort物理层是链路通信的基石，定义了三条核心信号通路：Main Link（主链路）、AUX CH（辅助通道）和HPD（热插拔检测）。理解这三者的信号定义与电气特性，是后续配置链路参数和调试CRC校验的前提。
2.1 三条信号通路总览
下表对比了三条通路在功能、方向、速率和物理介质上的核心差异：
| 信号通路 | 功能定位 | 数据传输方向 | 标称速率 | 物理介质 |
|---|---|---|---|---|
| Main Link | 音视频数据流传输 | Source → Sink | 1.62 / 2.7 / 5.4 / 8.1 Gbps（每lane） | 4对差分对（AC耦合） |
| AUX CH | 链路管理、EDID读取、DPCD访问 | 半双工双向 | 1 Mbps（曼彻斯特编码） | 1对差分对（AC耦合） |
| HPD | 热插拔检测、中断请求 | Sink → Source | DC电平（脉冲） | 单端信号线 |
调试要点：Main Link的速率和lane数决定了总带宽；AUX CH是Source与Sink之间唯一的“控制面”通道，所有链路训练和CRC状态查询都依赖它；HPD的脉冲宽度和电平变化是Source启动链路训练的触发条件。
2.2 Main Link（主链路）
2.2.1 信号定义
Main Link由1至4对交流耦合（AC-coupled）差分对组成，每对称为一个Lane。数据以8b/10b或128b/132b编码方式串行传输，内嵌时钟。Source端负责发送串行化后的音视频数据包和辅助数据包，Sink端负责时钟恢复与数据解串。
2.2.2 电气特性关键参数
| 参数 | RBR / HBR | HBR2 | HBR3 |
|---|---|---|---|
| 每lane数据速率 | 1.62 / 2.7 Gbps | 5.4 Gbps | 8.1 Gbps |
| 差分摆幅（Vdiff） | 400 ~ 600 mVpp | 400 ~ 600 mVpp | 400 ~ 600 mVpp |
| 预加重/去加重 | 0 / 3.5 dB | 0 / 3.5 / 6 dB | 0 / 3.5 / 6 / 9.5 dB |
| AC耦合电容 | 75 ~ 200 nF | 75 ~ 200 nF | 75 ~ 200 nF |
| 通道编码 | 8b/10b | 8b/10b | 128b/132b |
CRC校验关联：Main Link上传输的每个视频数据包都包含CRC字段。如果物理层信号质量差（如摆幅不足、抖动过大），会导致接收端CRC校验失败，触发链路重训练或丢帧。调试时需优先确认Main Link的电气参数是否在规范范围内。
2.2.3 Main Link物理层结构
下图展示了Source到Sink之间Main Link的物理层信号路径，包含差分驱动、AC耦合电容、PCB走线和接收端均衡器。
2.3 AUX CH（辅助通道）
2.3.1 信号定义
AUX CH是一对半双工双向差分信号线，采用曼彻斯特编码，固定速率为1 Mbps。它承载所有链路管理事务，包括：
- 读取EDID：获取Sink显示器的分辨率、色彩深度等能力。
- 访问DPCD：读写DisplayPort配置数据寄存器，用于链路训练、CRC错误计数读取、链路状态查询。
- 传输MST侧边数据：在多流传输（MST）模式下，AUX CH还负责传输流分配和拓扑管理信息。
2.3.2 电气特性
| 参数 | 规范值 |
|---|---|
| 数据速率 | 1 Mbps（曼彻斯特编码，等效符号率2 MBaud） |
| 差分摆幅 | 300 ~ 600 mVpp |
| 共模电压 | 0 ~ 2.0 V |
| AC耦合电容 | 75 ~ 200 nF |
| 最大传输距离 | 15米（标准线缆） |
调试技巧：AUX CH通信失败是链路训练失败的常见原因。使用逻辑分析仪抓取AUX CH波形时，应检查曼彻斯特编码的跳变是否完整、差分摆幅是否低于300 mVpp。如果AUX CH无法正常读写DPCD寄存器，Source将无法获取Sink的链路能力，导致训练失败。
2.3.3 AUX CH事务流程
下图展示了一次典型的AUX CH读事务流程，Source发起请求，Sink返回数据。
2.4 HPD（热插拔检测）
2.4.1 信号定义
HPD是Sink向Source发送的单端DC电平信号，用于指示连接状态和触发中断。HPD线缆在标准DisplayPort连接器中为第18针。
2.4.2 电气特性与状态机
| HPD状态 | 电平范围 | 含义 |
|---|---|---|
| 低电平（断开） | 0 ~ 0.8 V | 未连接或Sink未上电 |
| 高电平（连接） | 2.0 ~ 3.6 V | Sink已连接且准备就绪 |
| 脉冲（中断） | 高→低→高，脉宽0.5 ~ 1.0 ms | Sink请求Source重新读取DPCD或EDID |
2.4.3 HPD中断触发场景
- 分辨率变更：用户手动调整显示器分辨率时，Sink通过HPD脉冲通知Source重新训练链路。
- 链路错误恢复：当Main Link CRC错误率超过阈值时，Sink可触发HPD中断请求Source重新训练。
- MST拓扑变化：在多流传输中，下游设备接入或移除时，上游Sink通过HPD脉冲通知Source更新拓扑。
CRC调试关联：如果HPD信号质量差（如电平不稳、脉冲宽度异常），Source可能误判连接状态，导致链路训练时机错误。在调试CRC校验问题时，应使用示波器测量HPD引脚，确认其电平稳定且脉冲符合规范。
2.4.4 HPD与链路训练时序
下图展示了从HPD上升沿到链路训练完成的典型时序关系。
2.5 三条信号通路协同工作
在DisplayPort系统中，三条通路并非独立运行，而是紧密配合：
- HPD上升沿触发Source检测到Sink连接。
- AUX CH读取EDID和DPCD寄存器，获取Sink的链路能力（最大lane数、支持速率、是否支持MST等）。
- Main Link根据AUX CH协商的结果，以特定速率和lane数开始链路训练。
- 训练完成后，Main Link传输音视频数据，AUX CH持续监控链路状态（包括CRC错误计数）。
- 如果CRC错误过多，Sink通过HPD脉冲通知Source重新训练或调整参数。
总结：物理层三条信号通路中，Main Link是数据高速公路，AUX CH是控制总线，HPD是中断线。在CRC校验调试中，任何一条通路的电气异常都可能导致CRC错误计数异常升高。建议调试时首先使用示波器测量HPD电平、AUX CH差分波形和Main Link眼图，排除物理层问题后再深入分析协议层CRC计算逻辑。