1. 课程概述：全志T113 GPIO驱动中断响应与电平翻转时序调试
1.1 全志T113芯片简介
全志T113是一款面向嵌入式音视频与工业控制领域的高集成度双核ARM Cortex-A7处理器，主频最高可达1.2GHz。芯片内部集成了H.265/H.264视频解码、显示控制器、音频Codec以及丰富的外设接口，在智能家居、车载娱乐、工业HMI等场景中广泛应用。
在GPIO子系统层面，T113提供了多达5组GPIO端口（PA~PE），每组最多32个引脚，支持复用功能配置、内部上拉/下拉、驱动能力调节以及中断触发。其GPIO控制器挂载在APB1总线上，寄存器基地址为0x02000000，中断控制器（GIC）负责将GPIO中断路由到CPU核心。
关键参数： T113 GPIO最大翻转频率受APB1总线时钟（典型值100MHz）和寄存器访问延迟限制，实测在Linux内核中通过GPIO子系统进行电平翻转可达约1~2MHz，若使用CPU直接操作寄存器可提升至5MHz以上。
1.2 GPIO子系统在嵌入式Linux中的地位
Linux GPIO子系统是内核中管理通用输入输出引脚的标准化框架，位于字符设备驱动与硬件寄存器之间。它向上提供统一的用户空间接口（sysfs、libgpiod、字符设备），向下通过pinctrl子系统与具体SoC的GPIO控制器交互。
| 层级 | 组件 | 职责 |
|---|---|---|
| 用户空间 | libgpiod / sysfs | 提供gpiodetect、gpioset、gpioget等工具，方便调试 |
| 内核空间 | GPIO 核心层 (gpiolib) | 管理GPIO描述符、中断请求、设备树解析 |
| 硬件抽象 | pinctrl 子系统 | 引脚复用、电气特性配置（上拉/下拉/驱动强度） |
| 芯片级 | 全志T113 GPIO控制器驱动 | 操作寄存器实现输入输出、中断使能、电平翻转 |
核心价值： GPIO子系统屏蔽了不同SoC的寄存器差异，使驱动开发者只需调用标准API（如gpiod_get_value、gpiod_set_value、gpiod_to_irq）即可完成引脚控制，大幅提升代码可移植性。
1.3 中断响应与电平翻转的典型应用场景
在嵌入式实时控制系统中，GPIO中断响应与电平翻转是两个最基础且关键的硬件操作。中断响应要求从引脚电平变化到CPU执行中断服务程序（ISR）的延迟尽可能短；电平翻转则要求输出波形满足特定时序约束。
典型场景对比
| 应用场景 | 中断响应需求 | 电平翻转需求 | 典型指标 |
|---|---|---|---|
| 按键/触摸唤醒 | 低延迟唤醒系统 | 无 | 中断延迟 < 100μs |
| SPI/I2C 模拟 | 无（轮询模式） | 精确时钟翻转 | 翻转频率 1~10MHz |
| PWM 脉冲输出 | 无 | 占空比精确控制 | 频率 1kHz~100kHz |
| 编码器信号捕获 | 边沿触发计数 | 无 | 中断响应 < 10μs |
| LED 指示灯控制 | 无 | 周期性翻转 | 频率 1~10Hz |
| 外部传感器中断 | 快速读取数据 | 无 | 中断响应 < 50μs |
调试难点： 在T113平台上，中断响应延迟受GIC配置、内核抢占模型、中断嵌套优先级以及Cache命中率影响。电平翻转则受GPIO控制器寄存器访问时序、APB1总线时钟频率以及驱动中是否使用内存屏障（mb()/wmb()）等因素制约。本课程后续章节将逐一剖析这些关键点。
实际案例：按键中断触发LED翻转
一个典型的入门级实验：将T113开发板上的一个GPIO引脚配置为下降沿中断输入（连接按键），另一个GPIO引脚配置为推挽输出（连接LED）。每次按键按下时，中断服务程序将LED引脚电平翻转一次。这个看似简单的操作，在调试过程中却可能暴露出中断丢失、电平抖动、翻转延迟等问题，正是本课程要深入解决的核心挑战。
课程目标： 通过本课程的学习，你将掌握全志T113 GPIO驱动的完整开发流程，能够独立分析中断响应延迟的根因，并优化电平翻转的时序精度，最终实现稳定可靠的GPIO中断响应与电平翻转系统。