3. MIPI 物理层 (D-PHY) 详解：差分信号与低压摆幅、时钟通道与数据通道、高速模式与低功耗模式
MIPI D-PHY 是 MIPI CSI-2 和 DSI 标准中定义的物理层规范，负责在摄像头传感器与应用处理器 (AP) 之间提供高速、低功耗的串行数据传输。理解 D-PHY 的电气特性和通道结构，是进行摄像头驱动开发和硬件接口设计的基石。本章将深入剖析差分信号、时钟/数据通道以及两种核心工作模式。
3.1 差分信号与低压摆幅
D-PHY 采用差分信号传输，从根本上提升了抗共模噪声的能力。与单端信号不同，差分信号通过一对物理连线（DP 和 DN）传输，接收端检测的是两者之间的电压差，而非对地电压。
3.1.1 差分信号原理
在 D-PHY 中，差分对的电压摆幅非常小，典型值仅为 200 mV（峰-峰值）。这种低压摆幅设计带来了三大优势：
- 低功耗： 较小的电压变化意味着更低的动态功耗，非常适合移动和嵌入式设备。
- 高速率： 低压摆幅允许信号在更短时间内完成跳变，从而支持高达 2.5 Gbps 甚至更高的数据速率。
- 低 EMI： 差分信号产生的电磁辐射相互抵消，减少了对外部电路的干扰。
关键指标： D-PHY 高速模式下，差分电压 (VOD) 典型值为 200 mV，共模电压 (VCM) 约为 200 mV。接收端差分输入阈值 (VIDTH) 通常为 ±50 mV。
3.1.2 差分信号状态与电压电平
D-PHY 定义了三种主要的线路状态，通过差分对上的电压极性来区分：
| 状态 | DP 电压 | DN 电压 | 差分电压 (VID) | 说明 |
|---|---|---|---|---|
| HS-0 | 低 (≈ 200 mV) | 高 (≈ 400 mV) | 负值 (≈ -200 mV) | 高速逻辑 '0' |
| HS-1 | 高 (≈ 400 mV) | 低 (≈ 200 mV) | 正值 (≈ +200 mV) | 高速逻辑 '1' |
| LP | 0 V 或 1.2 V | 0 V 或 1.2 V | 0 V 或 ±1.2 V | 低功耗模式 (单端) |
设计提示： 在 PCB 布局时，差分对 (DP/DN) 必须等长、等宽，并保持紧密耦合（间距通常为线宽的 2-3 倍），以确保差分阻抗为 100 Ω ± 10%。
3.2 时钟通道与数据通道
D-PHY 链路采用源同步架构，由一条专用的差分时钟通道 (Clock Lane) 和一条或多条差分数据通道 (Data Lane) 组成。时钟通道为所有数据通道提供同步基准。
3.2.1 通道结构
一个典型的 MIPI D-PHY 接口包含以下通道：
- 时钟通道 (Clock Lane)： 单向，由主机（如 AP）驱动，向从机（如摄像头）发送差分时钟信号。时钟频率决定了数据传输的速率。
- 数据通道 (Data Lane)： 双向（在 CSI-2 中主要用于从机到主机），每个通道独立传输串行数据。摄像头应用中通常使用 1、2 或 4 条数据通道。
3.2.2 通道映射与数据速率
数据速率与时钟频率和通道数直接相关。在 DDR (Double Data Rate) 模式下，数据在时钟的上升沿和下降沿均被采样。
| 配置 | 时钟频率 (MHz) | 每通道数据速率 (Mbps) | 总带宽 (Gbps) | 典型应用 |
|---|---|---|---|---|
| 1-Lane | 200 | 400 | 0.4 | 低分辨率摄像头 (VGA) |
| 2-Lane | 400 | 800 | 1.6 | 主流手机摄像头 (8MP) |
| 4-Lane | 500 | 1000 | 4.0 | 高分辨率摄像头 (48MP+) |
驱动开发注意： 在设备树或固件中配置 MIPI 通道数时，必须与硬件原理图严格一致。错误的通道映射会导致无图像或数据错位。
3.3 高速模式 (HS) 与低功耗模式 (LP)
D-PHY 的一大特色是支持两种截然不同的工作模式：高速模式 (High-Speed, HS) 和 低功耗模式 (Low-Power, LP)。这两种模式通过线路状态 (LP-11, LP-10, LP-00, LP-01) 进行切换。
3.3.1 模式对比
| 特性 | 高速模式 (HS) | 低功耗模式 (LP) |
|---|---|---|
| 信号类型 | 差分信号 | 单端信号 |
| 电压摆幅 | ≈ 200 mV | 0 V 至 1.2 V |
| 数据速率 | 80 Mbps ~ 2.5 Gbps | ≤ 10 Mbps |
| 功耗 | 高 (每通道约 2-5 mW) | 极低 (每通道约 0.1 mW) |
| 用途 | 传输图像数据 (Payload) | 控制信号、总线周转 (BTA)、Escape 模式 |
3.3.2 模式切换序列
从 LP 模式切换到 HS 模式，或从 HS 模式切换回 LP 模式，需要遵循严格的时序序列，以确保链路稳定。
- LP → HS (高速传输开始)： 驱动端将线路从 LP-11 (空闲) 切换到 LP-01，然后进入 HS-0 准备，最后发送 HS 同步序列 (SoT)。
- HS → LP (高速传输结束)： 驱动端发送 HS 结束序列 (EoT)，然后将线路切换到 LP-11 空闲状态。
驱动实现要点： 在 Linux 内核的 MIPI CSI-2 驱动中，模式切换通常由硬件 PHY 自动完成，但驱动需要正确配置 PHY 的时序参数（如 TLPX, THS-PREPARE, THS-TRAIL），这些参数在传感器数据手册中给出。