VIP20
本课程属于：070-PCIe链路调试与优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe链路调试：Preset校准与时钟恢复故障排查

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCIe链路基础
PCIe体系结构概述 · 分层模型（事务层 · 数据链路层
PCIe链路基础
02
物理层关键概念
差分信号对（Tx/Rx） · PIPE接口 · 电气子块（Electrical Su…
物理层关键概念Tx/Rx
03
Preset校准概述
什么是Preset？Preset在P… · Preset与Tx EQ的关系
Preset校准概述
04
Preset系数详解
C0（Pre-cursor） · C1（Main-cursor） · C2（Post-cursor）的定义…
Preset系数详解
05
Preset预设值表
PCIe Gen3/Gen4/Gen…
Preset预设值表
06
Preset校准流程
链路训练状态机（LTSSM）中的Pr… · Polling.Configurat…
Preset校准流程
07
Preset请求与响应
TS1/TS2序列中的Preset字… · Upstream/Downstrea…
Preset请求
08
Preset故障模式1
系数饱和与限幅（Clipping）导… · 眼图闭合
Preset故障模式1
09
Preset故障模式2
Preset协商失败（Timeout… · 链路降速或无法建立连接
Preset故障模式2
10
Preset调试工具
示波器（眼图测量） · BERT（误码率测试） · 协议分析仪（LTSSM Trace）
Preset调试工具
11
时钟恢复（CDR）基础
CDR工作原理 · PLL与DLL架构 · 参考时钟与数据时钟域
CDR时钟恢复
12
CDR关键参数
锁定时间（Lock Time） · 抖动容限（Jitter Tolera… · 跟踪带宽（Tracking Band…
CDR关键参数
13
PCIe时钟架构
Common Clock（CC）与S…
PCIe时钟架构
14
SSC（扩频时钟）调制
SSC对CDR的影响 · 调制率与调制深度 · 下扩频与中心扩频
SSC扩频时钟
15
CDR故障模式1
频率偏移过大导致失锁（Loss of… · 位错误（Bit Error）
CDR故障模式1
16
CDR故障模式2
抖动过大（Excessive Jit… · 眼图水平张开度不足
CDR故障模式2
17
CDR故障模式3
参考时钟噪声耦合 · 电源噪声引起的CDR相位噪声恶化
CDR故障模式3
18
CDR调试方法
时钟抖动分析（TIE · RJ · DJ）
CDR调试方法
19
Preset与CDR的关联
Tx Preset影响信号上升/下降… · 进而影响CDR的抖动跟踪性能
PresetCDR
20
链路调试综合案例1
Gen4链路无法Link Up · Preset协商卡在Polling状…
链路调试综合案例…Gen4
21
链路调试综合案例2
链路建立后出现大量CRC错误 · CDR失锁与Preset过冲共同作用
链路调试综合案例…CRC
22
链路调试综合案例3
SRIS架构下 · 两端Refclk频率偏差导致CDR周…
链路调试综合案例…SRIS
23
链路调试综合案例4
Preset系数设置过强导致信号振铃… · CDR误判数据边沿
链路调试综合案例…Preset
24
链路调试综合案例5
长走线通道（Channel）损耗过大 · Preset补偿不足 · CDR眼图闭合
链路调试综合案例…Channel
25
链路调试综合案例6
多负载拓扑（Multi-drop）下…
链路调试综合案例…Multi-drop
26
链路调试综合案例7
温度/电压变化导致Preset与CD… · 链路间歇性故障
链路调试综合案例…Preset
27
链路调试综合案例8
PCIe Gen5/Gen6中更高频…
链路调试综合案例…PCIe
28
自动化调试脚本
使用Python控制示波器与BERT…
自动化调试脚本Python
29
PCIe链路调试最佳实践
调试检查清单 · 常见误区 · 信号完整性设计规则回顾
PCIe链路调试最佳实践
30
课程总结与进阶
PCIe 6.0 PAM4调制下的P… · 未来发展趋势
课程总结进阶