首页
›
高速接口与互连
›
070-PCIe链路调试与优化
›
《PCIe信号完整性:Gen1到Gen5链路抖动与参数配置》
VIP20
本课程属于:070-PCIe链路调试与优化
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
PCIe信号完整性:Gen1到Gen5链路抖动与参数配置
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
PCIe基础概述
PCIe总线架构 · 拓扑结构(Root Complex · Switch
PCIe
基础概述
02
Gen1信号特性
5GT/s速率下的眼图模板 · 差分电压摆幅(800mVpp) · 预加重(De-emphasis)基础…
Gen1
信号特性
03
Gen2信号演进
5GT/s速率提升带来的挑战 · 眼图闭合机制 · De-emphasis (-3.5d…
Gen2
信号演进
04
Gen3信号革命
8GT/s速率下的Nyquist频率… · CTLE(连续时间线性均衡器)与DF…
Gen3
信号革命
05
Gen4与Gen5速率飞跃
16GT/s与32GT/s速率下的信…
Gen4
Gen5
06
抖动分类与定义
确定性抖动(DJ)与随机抖动(RJ)… · Tj(总抖动)与Rj/Dj分离方法(…
抖动分类
定义
07
确定性抖动(DJ)详解
数据相关抖动(DDJ) · 占空比失真(DCD) · 码间干扰(ISI)的成因与仿真
DJ
确定性抖动
08
随机抖动(RJ)分析
热噪声 · 散粒噪声引起的随机抖动 · 高斯分布特性与RMS值计算
RJ
随机抖动
09
总抖动(Tj)与误码率(BER)关系
浴盆曲线(Bathtub Curve… · BER=1e-12下的Tj预算分配
Tj
BER
10
Gen1/Gen2抖动容限规范
PCIe Base Spec对Gen… · Dj · Rj的合规性要求与测试方法
Gen1/Gen2
抖动容限规范
11
Gen3/Gen4/Gen5抖动容限规范
不同速率下的抖动容限模板(Jitte…
Gen3/Gen4/Ge…
抖动容限规范
12
眼图测量与分析
眼图张开高度(Eye Height) · 眼图张开宽度(Eye Width) · 眼图掩码(Eye Mask)的测试方…
眼图测量
分析
13
Tx均衡器(Tx EQ)配置
Gen3/Gen4/Gen5的Tx…
Tx
EQ
14
Rx均衡器(Rx EQ)配置
CTLE增益与峰值频率选择 · DFE抽头系数自适应算法(LMS算法…
Rx
EQ
15
链路训练与均衡状态机(LTSSM)
均衡阶段(EQ Phase 0/1/…
LTSSM
链路训练
16
Gen1/Gen2无EQ链路配置
无均衡器下的信道长度限制 · 预加重系数(Pre-emphasis…
Gen1/Gen2
EQ
17
Gen3链路配置实战
8GT/s下的Tx Preset选择… · CTLE增益设置(0dB/6dB/1…
Gen3
链路配置实战
18
Gen4链路配置实战
16GT/s下的Tx Preset优… · CTLE自适应算法 · DFE抽头数扩展(2-4 taps)…
Gen4
链路配置实战
19
Gen5链路配置实战
32GT/s下的Tx Preset精… · CTLE+DFE联合优化 · PAM4调制(未来方向)与NRZ对比
Gen5
链路配置实战
20
S参数与信道建模
S参数(S11/S21/SDD21)… · 插入损耗(IL)与回波损耗(RL)的…
S参数
信道建模
21
信道损耗与抖动关联
信道损耗(dB/inch)对ISI抖… · Nyquist频率损耗与Tj的线性关…
信道损耗
抖动关联
22
串扰(Crosstalk)与抖动
近端串扰(NEXT)与远端串扰(FE…
Crosstalk
串扰
23
电源完整性(PI)对抖动的影响
电源纹波(PSR)引起的PJ(周期抖… · 去耦电容布局对抖动的影响
PI
电源完整性
24
参考时钟抖动
PCIe参考时钟(100MHz)的相…
参考时钟抖动
PCIe
25
PCB设计与抖动控制
差分走线阻抗控制(85Ω/100Ω) · 等长匹配(Skew) · 过孔残桩(Stub)对抖动的影响
PCB
设计
26
仿真工具与流程
ADS/HFSS/SystemSI的… · IBIS-AMI模型的使用与参数扫描
仿真工具
流程
27
测试与验证方法
示波器(实时/采样)抖动测量 · BERT(误码率测试仪)的浴盆曲线测… · TDR/TDT时域反射测量
测试
验证方法
28
Gen1到Gen5抖动演进总结
各代速率下Tj/Dj/Rj的典型值对… · 均衡器复杂度与抖动容忍度的权衡
Gen1
Gen5
29
常见问题与调试技巧
EQ训练失败(EQ Fail) · 眼图闭合(Eye Close) · 误码率过高(BER Floor)的排…
常见问题
调试技巧
30
未来展望
PCIe Gen6(64GT/s P… · FEC(前向纠错)与抖动预算的新变化
未来展望
PCIe
所属VIP或分类
同VIP:PCIe-Gen1至Gen5-LTSSM速率协商状态机验证
同VIP:PCIe-Gen1至Gen5链路训练失败与速率回退排障
同VIP:PCIe-Gen3均衡训练与CDR锁定联合调试