📚 课程目录第3章 Gen2信号演进

3. Gen2 信号演进：5 GT/s 速率提升带来的挑战

PCIe Gen2 将单通道数据速率从 Gen1 的 2.5 GT/s 翻倍至 5 GT/s。这一跃迁并非简单的频率翻倍，而是对信号完整性提出了全新的挑战。随着比特周期从 400 ps 缩短至 200 ps，链路预算中的抖动预算被急剧压缩，眼图闭合成为 Gen2 系统设计必须解决的核心问题。

3.1 5 GT/s 速率提升带来的核心挑战

速率提升直接导致以下三个关键物理效应的恶化：

频率相关损耗加剧： 5 GHz 奈奎斯特频率下的信道插入损耗比 2.5 GHz 高出约 6 dB（典型 FR4 背板），导致信号幅度衰减更严重。
码间干扰（ISI）恶化： 更短的比特周期意味着前一个比特的残余能量更容易干扰当前比特的判决，ISI 幅度增大。
抖动预算紧缩： Gen1 的 UI 为 400 ps，Gen2 的 UI 为 200 ps。在抖动（ps）不变的情况下，相对抖动（UI）翻倍，眼图垂直和水平余量均被压缩。

  关键指标对比： Gen1 允许的总抖动（TJ）预算约为 0.35 UI（140 ps @ 2.5 GT/s），而 Gen2 的 TJ 预算同样为 0.35 UI，但值仅为 70 ps。这意味着系统必须将随机抖动（RJ）和确定性抖动（DJ）的值降低一半。

3.2 眼图闭合机制分析

眼图闭合是上述挑战在时域上的综合体现。Gen2 链路的眼图闭合主要由以下三种机制驱动：

幅度衰减导致眼高降低： 高频分量的衰减使得接收端信号摆幅减小，眼图垂直开口缩小。
ISI 导致眼宽收缩： 前一个比特的拖尾（尾振）叠加到当前比特上，导致过零点的位置发生偏移，产生确定性抖动（DJ），水平眼宽被压缩。
串扰与反射叠加： 5 GHz 信号的波长更短，阻抗不连续点的反射效应更显著，同时相邻通道的串扰耦合增强，进一步恶化眼图质量。

3.3 De-emphasis（-3.5 dB）的引入

为了对抗信道损耗导致的 ISI，PCIe Gen2 在发送端引入了 De-emphasis（去加重） 技术。其核心思想是：降低连续相同比特的幅度，同时保持跳变比特的幅度不变，从而在接收端均衡信道的高频衰减。

3.3.1 De-emphasis 的工作原理

De-emphasis 是一种预加重（Pre-emphasis）的变体，但实现方式相反。Gen2 规范定义了 -3.5 dB 的 De-emphasis 幅度：

跳变比特（Transition Bit）： 发送全摆幅（0 dB 衰减）。
非跳变比特（Non-Transition Bit）： 发送幅度降低 -3.5 dB（即衰减至约 66.8% 的原始幅度）。

设计要点： De-emphasis 的 -3.5 dB 是相对于跳变比特的幅度。例如，若跳变比特摆幅为 800 mVpp，则非跳变比特摆幅为 800 × 10^(-3.5/20) ≈ 534 mVpp。这种差异在接收端等效于一个高通滤波器，补偿信道的低通特性。

3.3.2 De-emphasis 的时域效果

以下表格展示了 De-emphasis 对特定码型的影响：

发送码型	无 De-emphasis 的接收波形	有 -3.5 dB De-emphasis 的接收波形	ISI 改善效果
1010（高频）	幅度衰减严重，眼图闭合	跳变比特保持幅度，眼图张开	显著改善
1111（低频）	幅度保持，但拖尾长	连续相同比特幅度降低，拖尾减小	中等改善
1100（中频）	ISI 导致过零点偏移	跳变与保持幅度差均衡了信道响应	明显改善

3.4 Tx EQ（发送端均衡）的引入

De-emphasis 本质上是一种 1-tap 发送端均衡（Tx EQ）。Gen2 规范将其作为强制要求，并定义了具体的实现参数。Tx EQ 的目标是预补偿信道的频率响应，使接收端看到的眼图满足模板要求。

3.4.1 Tx EQ 的数学模型

Gen2 的 Tx EQ 可以建模为一个 前馈均衡器（FFE），其抽头系数决定了预加重的幅度。对于 -3.5 dB De-emphasis，其等效的 FFE 系数为：

// Gen2 Tx EQ 系数（-3.5 dB De-emphasis）
// 主抽头（Cursor）：c(0) = 1.0
// 后抽头（Post-cursor）：c(1) = -0.35（相对幅度）

// 输出波形：
// y(n) = c(0) * x(n) + c(1) * x(n-1)
// 其中 x(n) 为当前比特，x(n-1) 为前一个比特

// 当 x(n) ≠ x(n-1)（跳变）时：
// y(n) = 1.0 * x(n) + (-0.35) * x(n-1) = 1.0 * x(n) + 0.35 * x(n) = 1.35 * x(n)
// 当 x(n) = x(n-1)（非跳变）时：
// y(n) = 1.0 * x(n) + (-0.35) * x(n) = 0.65 * x(n)
// 跳变/非跳变幅度比 = 1.35 / 0.65 ≈ 2.08 → 20*log10(2.08) ≈ 6.36 dB
// 但规范定义的 -3.5 dB 是相对于跳变比特的衰减，因此实际实现中需归一化处理。

实现注意事项： 上述数学模型是理想化的线性模型。实际芯片实现中，De-emphasis 的精度受限于 DAC 分辨率、模拟带宽和温度变化。Gen2 规范要求 De-emphasis 的幅度误差在 ±0.5 dB 以内，以保证接收端 CDR（时钟数据恢复）能够正确锁定。

3.4.2 Tx EQ 的配置与协商

Gen2 的 Tx EQ 配置在链路训练过程中通过 TS1/TS2 训练序列 进行协商。发送端根据接收端反馈的 EQ 系数 调整 De-emphasis 幅度。虽然 Gen2 只定义了 -3.5 dB 一种固定值，但后续 Gen3/Gen4/Gen5 扩展了多级 Tx EQ 配置。

参数	Gen1	Gen2	说明
数据速率	2.5 GT/s	5.0 GT/s	翻倍
De-emphasis	无（0 dB）	-3.5 dB（强制）	发送端均衡
Tx EQ 抽头数	0	1（后抽头）	1-tap FFE
接收端均衡	无要求	可选（Rx CTLE）	接收端可加连续时间线性均衡器
抖动预算（TJ）	0.35 UI（140 ps）	0.35 UI（70 ps）	值减半

3.5 本章小结

Gen2 的 5 GT/s 速率提升是 PCIe 信号完整性演进的重要里程碑。De-emphasis（-3.5 dB）作为 Tx EQ 的首次引入，为后续 Gen3/Gen4/Gen5 的复杂均衡方案奠定了基础。理解眼图闭合的三种机制（幅度衰减、ISI、串扰/反射）以及 De-emphasis 的补偿原理，是掌握 PCIe 信号完整性设计的关键一步。