3. Gen5 物理层(PHY)关键变化
PCIe Gen5 物理层是链路训练状态机 (LTSSM) 的底层承载基础。与 Gen4 相比，Gen5 PHY 引入了四项颠覆性技术：PAM4 调制、Flit 模式、前向纠错 (FEC) 和均衡器 (EQ) 重设计。这些变化直接决定了 LTSSM 中电气空闲退出、速度协商、比特锁定和块对齐的时序约束与调优策略。
3.1 PAM4 调制技术
Gen5 将传统 NRZ (PAM2) 信号升级为 PAM4，每个符号携带 2 bit 信息，在 32 GT/s 的波特率下实现 64 GT/s 的有效数据率。
关键指标对比： PAM4 的眼图垂直张开度仅为 NRZ 的 1/3，信噪比 (SNR) 损失约 9.5 dB。这意味着 LTSSM 在 Polling.Speed 和 Recovery 子状态中必须容忍更高的误码率 (BER)，并依赖 FEC 进行后纠错。
时序调优提示： PAM4 的符号间隔为 31.25 ps (1/32 GT/s)，而 NRZ 为 15.625 ps。虽然符号时间变长，但电压裕量大幅缩小，导致 CDR (时钟数据恢复) 锁定时间需要增加 30%~50%。在时序约束中，建议将
Polling.Active 状态的 CDR 等待计数器从 Gen4 的 800 ns 放宽至 1200 ns。
3.2 Flit 模式
Gen5 引入固定长度的 Flit (Flow Control Unit) 作为数据链路层与物理层之间的最小传输单元。每个 Flit 长度为 256 字节，取代了传统的可变长度 TLP。
| 特性 | Gen4 (TLP 模式) | Gen5 (Flit 模式) |
|---|---|---|
| 最小传输单元 | 可变长度 TLP (最小 16 B) | 固定 256 B Flit |
| FEC 保护 | 无 (依赖 CRC 重传) | 内嵌 8 B FEC (RS 码) |
| 链路效率 | ~85% (含开销) | ~97% (低开销) |
| LTSSM 影响 | 块对齐基于 128b/130b | 块对齐基于 Flit 边界 |
时序约束注意： Flit 模式要求 LTSSM 在 L0 状态下实现 Flit 级同步。如果接收端在连续 4 个 Flit 内检测到 FEC 不可纠正错误，必须触发 Recovery 状态重训练。该超时窗口通常设置为 1.024 µs (4 × 256 B / 64 GT/s)，时序约束必须保证该计数器在跨时钟域 (CDR 域到核心域) 传递时误差小于 ±1 个 Flit 周期。
3.3 前向纠错 (FEC) 机制
Gen5 采用 Reed-Solomon (RS) 码，每个 Flit 内嵌入 8 字节 FEC 校验码，可纠正最多 2 个符号错误 (每个符号 8 bit)。
- 编码效率： 248/256 = 96.875%，开销仅 3.125%。
- 纠错能力： 在 BER ≤ 1e-6 时，纠错后误码率可降至 1e-15 以下。
- LTSSM 集成： FEC 解码器必须在 L0 状态下持续运行，解码延迟必须 ≤ 4 个 Flit 周期 (约 128 ns)，否则会导致链路重训练。
时序约束关键点： FEC 解码器通常位于 RX PHY 侧，其输出需要与数据链路层进行跨时钟域同步。建议使用 异步 FIFO + 握手信号 实现，FIFO 深度至少为 8 个 Flit，以吸收解码延迟抖动。在
Recovery.RcvrLock 状态中，FEC 解码器必须被复位并重新同步，复位信号需满足 最小 5 ns 脉冲宽度 的时序要求。
3.4 均衡器 (EQ) 需求
PAM4 信号在 32 GHz 奈奎斯特频率下的信道损耗可达 35 dB 以上，远超 NRZ 的 20 dB 损耗。Gen5 要求发送端和接收端均配备 自适应均衡器。
| 均衡器类型 | 位置 | Gen5 关键参数 | LTSSM 交互 |
|---|---|---|---|
| CTLE (连续时间线性均衡) | RX 前端 | 增益范围 0~12 dB，步进 1 dB | 在 Recovery.Eq 状态中完成系数协商 |
| DFE (判决反馈均衡) | RX 后端 | 抽头数 ≥ 5，系数更新周期 ≤ 1 µs | 在 L0 状态中持续自适应 |
| FFE (前馈均衡) | TX 侧 | 抽头数 ≥ 3，预加重/去加重可编程 | 通过 TS1/TS2 有序集进行系数交换 |
调优建议： 在
Recovery.Eq 状态中，EQ 系数协商的超时计数器建议设置为 10 µs (Gen4 为 5 µs)。这是因为 PAM4 的 DFE 收敛需要更多时间。如果 EQ 系数在 10 µs 内未达成一致，LTSSM 应回退到 Recovery.RcvrLock 并重新开始。
3.5 本章小结
Gen5 PHY 的四大变化对 LTSSM 时序约束提出了全新挑战：
- PAM4 降低了电压裕量，要求 CDR 锁定时间增加 30%~50%。
- Flit 模式 固定了传输单元，要求 LTSSM 在 L0 状态中实现 Flit 级同步，超时窗口为 1.024 µs。
- FEC 提供了纠错能力，但解码延迟必须 ≤ 128 ns，否则触发 Recovery。
- EQ 需要更长的协商时间 (10 µs) 和持续的自适应更新 (≤ 1 µs)。