首页
›
高速接口与互连
›
066-高速接口一致性实验室建设
›
《串扰抑制与高速PCB设计技巧》
VIP20
本课程属于:066-高速接口一致性实验室建设
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
串扰抑制与高速PCB设计技巧
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
高速PCB设计概述
信号完整性基础 · 串扰定义 · 设计挑战与趋势
PCB
高速
02
传输线理论
特性阻抗 · 时延 · 反射与匹配的基本概念
传输线理论
特性阻抗
03
串扰机理
电容耦合与电感耦合的物理机制 · 近端串扰与远端串扰
串扰机理
电容耦合
04
微带线与带状线
结构 · 参数计算 · 典型应用场景
微带线
带状线
05
阻抗控制
目标阻抗计算 · 层叠结构对阻抗的影响
阻抗控制
目标阻抗计算
06
叠层设计
层数选择 · 参考平面分配 · 减小串扰的叠层策略
叠层设计
层数选择
07
线间距与串扰
3W规则 · 5W规则的实际应用与局限
线间距
串扰
08
参考平面与回流路径
完整参考平面的重要性 · 跨分割问题
参考平面
回流路径
09
差分信号设计
差分阻抗 · 共模抑制 · 布线要求
差分信号设计
差分阻抗
10
屏蔽与隔离技术
地线屏蔽 · 隔离槽 · 防护布线
屏蔽
隔离技术
11
布线策略
避免平行走线 · 45度走线 · 斜角布线技巧
布线策略
避免平行走线
12
时钟信号与敏感信号布线
时钟包地 · 保护环 · 远离噪声源
时钟信号
敏感信号布线
13
电源完整性(PI)与串扰的关系
电源噪声耦合机理
PI
电源完整性
14
去耦电容布局
电容选择 · 放置位置 · 减小回路电感
去耦电容布局
电容选择
15
过孔设计
过孔寄生参数 · 过孔串扰 · 背钻技术
过孔设计
过孔寄生参数
16
回流路径控制
地孔设计 · 过孔间距与回流电流分布
回流路径控制
地孔设计
17
仿真工具简介
HyperLynx · Sigrity · ADS的基本使用与流程
仿真工具简介
HyperLynx
18
时域仿真与频域仿真
阶跃响应 · S参数提取 · 串扰分析
时域仿真
频域仿真
19
串扰预算分析
基于链路预算的串扰容限计算
串扰预算分析
基于链路预算的串…
20
高速连接器设计
接插件等效模型 · 引脚分配 · 串扰优化
高速连接器设计
接插件等效模型
21
层间串扰与屏蔽层
相邻层走线夹角控制 · 内电层屏蔽效果
层间串扰
屏蔽层
22
间距规则设置(3W/5W/10W)
不同频率下的适用性
W/5W/10W
间距规则设置
23
串扰与眼图的关系
眼图闭合的串扰分量分析
串扰
眼图的关系
24
串扰对时序的影响
抖动叠加 · 建立保持时间余量损失
串扰对时序的影响
抖动叠加
25
实际案例
DDR4/DDR5布线技巧 · 等长与串扰平衡
实际案例
DDR4/DDR5
26
实际案例
PCIe串扰抑制:差分对内耦合 · 对间隔离 · 参考层处理
实际案例
PCIe
27
高速信号回流地孔设计
地孔数量 · 位置 · 间距的优化方法
高速信号回流地孔…
地孔数量
28
串扰测试方法
TDR时域反射计 · VNA矢量网络分析仪的实际操作
串扰测试方法
TDR
29
常见串扰规避误区
包地不接地 · 无限加大间距 · 忽略层间耦合
常见串扰规避误区
包地不接地
30
总结与设计规则检查
DRC设置 · 常见检查项 · 最终审查清单
设计规则检查
DRC
所属VIP或分类
同VIP:ATE测试平台搭建与量产测试方案设计
同VIP:ATE测试序列开发实战教学
同VIP:BERT测试与链路均衡实战