4. ESD测试项目：HBM、CDM、MM与闩锁测试
ESD测试，说白了就是验证芯片能不能扛住静电放电。我刚开始接触ATE测试时，总觉得ESD测试很简单——怼个高压脉冲就行。直到有一次，一颗良率很好的芯片在HBM测试中频频失效，查了三天才发现是测试板上的寄生电容在捣乱。从那以后，我再也不敢小看这四个测试项目了。
这一章咱们就逐一拆解HBM、CDM、MM和闩锁测试。每个模型模拟的放电场景不同，测试方法、失效机理、标准等级也各有侧重。你想想看，同一个芯片，可能扛得住人体放电，但扛不住机器放电——这背后的物理本质差异，正是我们需要搞清楚的。
4.1 HBM测试——人体放电模型
HBM（Human Body Model）是最经典的ESD模型，模拟人体积累静电后触摸芯片引脚放电的过程。我个人习惯把HBM看成“RC放电”——人体等效于100pF电容串联1.5kΩ电阻。
| 参数 | 标准值 | 说明 |
|---|---|---|
| 电容 | 100 pF | 人体对地电容 |
| 电阻 | 1500 Ω | 皮肤接触电阻 + 体电阻 |
| 上升时间（tr） | 2~10 ns | 取决于测试机寄生参数 |
| 典型测试等级 | ±2 kV / ±4 kV | JEDEC / AEC-Q100 |
在ATE平台上实现HBM自动化测试，核心挑战是精确控制脉冲波形。我记得早期用分立继电器切换通道时，波形上升沿经常被继电器寄生电容拉缓，导致过冲不足。后来改用了固态开关 + 高速高压运放，才把tr稳定在5ns以内。
4.2 CDM测试——充电器件模型
CDM（Charged Device Model）模拟的是芯片自身在装配过程中积累电荷，然后通过引脚瞬间放电。这个模型的等效电容很小（通常6.8pF或20pF），但峰值电流极高，上升时间快到亚纳秒级。说白了，CDM比HBM更“凶险”。
- 触发源：芯片封装对地电容（如塑料管壳摩擦起电）
- 放电回路：DUT引脚直接对地放电，没有串联电阻
- 失效特征：栅氧化层击穿、金属烧损——失效位置往往在芯片内部深处
自动化测试CDM，我建议关注两点：一是低电感测试板设计，尽量减少环路面积；二是预充电方式，常见的有接地板法和直接充电法。我们在项目里用过一种“浮动继电器+高压探针”的方案，充电时断开继电器，用探针直接给DUT引脚充电，放电时瞬间闭合继电器到地。虽然麻烦，但波形漂亮很多。
4.3 MM测试——机器模型
MM（Machine Model）早期用来模拟机器手臂或测试夹具放电，现在很多标准已将其并入HBM或CDM，但部分汽车电子标准（如AEC-Q100-003）仍保留。MM的等效电容与HBM相同（100 pF），但串联电阻为零——这意味着峰值电流比HBM高一个数量级。
你想想看，同样2kV电压，HBM峰值电流约1.33A，而MM理论峰值电流可达数十安培。实际测试时，由于回路寄生电感的存在，MM波形会呈现振荡衰减特征。
在ATE平台上做MM自动化测试，我个人经验是必须加入阻尼电阻。标准允许在放电回路中串联5Ω~25Ω的电阻来抑制振荡，否则很容易误判失效。我在一个项目中遇到过：不加阻尼时，所有IO引脚都“失效”，加了10Ω电阻后全部通过——其实是振荡引起的过冲把EOS（电过应力）当成了ESD失效。
| 项目 | HBM | CDM | MM |
|---|---|---|---|
| 电容 | 100 pF | 6.8 pF（或20 pF） | 100 pF |
| 串联电阻 | 1500 Ω | ≈0 | 0（可串5~25Ω） |
| 上升时间 | 2~10 ns | ＜500 ps | 5~20 ns（振荡） |
| 典型电压等级 | 2 kV / 4 kV | 250 V / 500 V | 200 V / 400 V |
4.4 闩锁测试（Latch-Up）
闩锁测试严格来说不属于ESD，但常与ESD测试打包进行。它验证的是CMOS芯片内部的寄生可控硅（SCR）结构在过压/过流状态下是否会被触发导通，导致电源与地之间形成低阻大电流，烧毁芯片。
闩锁测试分为两种：电流注入法（I-trigger）和过压触发法（V-trigger）。ATE平台上常用的是电流注入法——在IO引脚上施加正/负电流脉冲，同时监测电源电流。如果电源电流突变且保持高电平，说明发生了闩锁。
- 测试条件：典型触发电流 ±100 mA ~ ±200 mA，脉冲宽度 1 μs ~ 1 ms
- 判定标准：触发后电源电流是否＞1.4倍正常电流，且持续超过10 ms
- 恢复方式
我做自动化闩锁测试时，踩过一个坑：测试中电源电流突然增大，程序判断“闩锁”，但重复三次都出现同样的结果——后来发现是DUT的温漂导致静态功耗升高，根本不是闩锁。解决方案是在触发前先记录连续100个采样点的电流基线，动态计算阈值。
4.5 四个测试项目的关联与顺序
现在咱们理清这四者的关系。下面这张图展示了从DUT上电开始，到完成所有ESD测试的推荐流程。
4.6 自动化测试的通用实现要点
不管哪个测试项目，ATE平台自动化实现都有几个共性要点：
- 引脚选择：测试前必须通过连接矩阵将DUT的待测引脚切换到高压脉冲通道，同时将其他引脚接地或接指定电平。
- 波形校准：每次测试前用参考负载（如50Ω电阻）校准脉冲幅度、上升时间。我习惯在程序里嵌入一个校准子流程，测试开始后先跑一遍校准，不合格就报错。
- 失效判定：通常检测方法有静态漏电流变化、动态功能失效、I-V曲线对比三种。建议同时使用两种，避免漏判。
- 测试序列：先低电压等级，再高电压等级；先正极性，再负极性。一旦某个电压级别失效，立即停止该pin的后续测试。
4.7 避坑总汇
| 测试项目 | 常见坑 | 我的对策 |
|---|---|---|
| HBM | 波形上升沿过缓 | 用高频继电器，缩短走线 |
| CDM | 重复性差 | 每次测试前做接触电阻检查 |
| MM | 振荡误判 | 串联阻尼电阻，波形捕获后软件滤波 |
| 闩锁 | 误触发（温漂） | 动态基线采样，阈值+相对判断 |
好了，这四个测试项目的基本脉络应该讲清楚了。接下来你遇到具体芯片时，可以根据其应用领域（消费、车规、工业）选择合适的测试等级和顺序。记住，自动化测试不仅仅是“写代码跑流程”，更重要的是理解每个模型的物理本质——否则你可能被测试板上一根微小的寄生电感坑得团团转。