### ESD 标准那些事：从 HBM 到 CDM，再到 IEC
#### 3.1 三大核心模型：HBM、CDM、MM
做 ESD 测试，你首先得搞清楚这三大模型。**说白了，它们模拟的是三种不同的放电场景。**
**HBM（人体模型）——最常见，也最揪心**
HBM 模拟的是人的手指碰到芯片管脚。人在地毯上走两步，身上就可能带上几百伏甚至几千伏的电荷。然后你一摸芯片，“啪”一声，静电就打到芯片上。
我个人习惯把 HBM 叫“门口的野蛮人”。为什么？因为你防不胜防。工程师、操作员、质检员，每个接触芯片的人都是潜在的 HBM 源。
HBM 测试标准的核心参数如下：
| 模型 | 充电电压 | 放电峰值电流（2kV时） | 上升时间 | 下降时间 |
|------|----------|----------------------|----------|----------|
| HBM | 500V~8kV | 1.33A | < 10ns | 150±20ns |
**CDM（充电器件模型）——最真实的“杀手”**
CDM 是三大模型里最难防的，也是我吃过亏最多的地方。CDM 模拟的是芯片自己带电，然后碰到金属物体放电。比如芯片在塑料料管里滑来滑去，或者从真空吸嘴掉到金属桌面上——它自己就充上电了。
为什么 CDM 更危险？因为它的电流极大，时间极短。你想想看，HBM 2kV 才 1.33A，CDM 几百伏就能飙出几十安培。**峰值高、脉宽窄，瞬间就把芯片打穿了。**
我在一个项目中遇到过：一颗产品的 HBM 做到 4kV 都没问题，CDM 却连 250V 都过不了。后来一查，是电源和地之间的间距太近，ESD 事件直接耦合过去了。所以 CDM 测试，你得格外小心布局。
**MM（机器模型）——逐渐被淘汰，但我建议你还是看看**
MM 模拟的是机器臂或金属工具碰到芯片。说白了，相当于 HBM 的低阻抗版本。它的电流比 HBM 大得多，但现在的自动化产线接地做得越来越好，MM 事件发生的概率已经很低了。
JEDEC 在 2015 年之后就逐步取消了对 MM 的建议。但我建议你，如果手上有老产品要测，或者客户特别指定，该做的还是得做。MM 的测试标准是：100V 起步，最高 2000V，放电波形上升时间约 15ns。
#### 3.2 标准之争：JEDEC vs. IEC
讲到标准，很多人会问：“JEDEC 和 IEC，我该用哪个？”
我个人经验是：**HBM 和 CDM 看 JEDEC，系统级 ESD 看 IEC。**
**JEDEC 标准——芯片级测试的“圣经”**
JEDEC 的 ESD 标准主要是针对器件本身的。它的测试条件、测试流程、判据标准，都非常清晰。你看那份 JS-001 标准，HBM 怎么测、怎么判，写得明明白白。
关键点：
- 测试温度：25±5℃ 和 125℃ 都要测
- 测试间隔：300ms 以上
- 失效判据：漏电流变化超过 10x，或者 VDD 电流异常
**IEC 标准——系统级 ESD 的“铁律”**
IEC 的标准更多是面向整机系统的。如果你的芯片要出货给做系统级的客户，他一定会问：“这个芯片能不能过 IEC 61000-4-2 的 8kV 接触放电？”
IEC 和 JEDEC 最大的区别在哪里？
| 对比项 | JEDEC HBM | IEC 61000-4-2 |
|--------|-----------|---------------|
| 针对对象 | 器件/芯片本身 | 整机系统 |
| 放电方式 | 直接接触 | 接触或空气放电 |
| 测试电压 | 2kV 起步，最高 8kV | 2kV、4kV、8kV、15kV |
| 判据 | 器件失效 | 系统工作正常 |
| 波形峰值 | 1.33A @2kV | 12.5A @2kV |
看到了吗？IEC 的电流比 JEDEC 大得多。哪怕是最低的 2kV，IEC 的电流也有 12.5A。所以做系统级 ESD 测试，芯片内部的防护结构要更强才行。
#### 3.3 标准发展历程与选型建议
ESD 标准不是一成不变的，它也在跟着工艺和需求在演变。
我记得 2010 年之前，MM 还是主流标准之一。CDM 大家都嫌麻烦，操作步骤多、复现性差。但现在 3nm、5nm 的先进工艺，栅氧只有零点几纳米，CDM 已经成了最大的卡点。
我自己有个习惯：**不管客户有没有要求，先按 JEDEC CDM 500V 去设计，往上做到 1000V。** 为什么？因为 CDM 的失效模式通常是栅氧击穿，一旦坏了就是报废，你连修的余地都没有。
**我的建议**：做新项目时，先查一下工艺节点的 ESD 窗口。0.18um 的工艺 2kV HBM 容易过，3nm 的工艺可能 500V CDM 就是天花板。标准是死的，工艺和设计要求是活的。
#### 3.4 本章 SVG 框架图：三大模型的逻辑关系
下面这张图帮你梳理了三个模型的来源、特点和关键参数。我尽量让它们之间的关系一目了然。
#### 3.5 常见的标准版本与测试条件
在实际工作中，我会提醒你注意一点：**同样的模型，不同标准的版本号可能导致测试条件不一样。**
比如 HBM 标准，JEDEC 的 JS-001-2017 和 ANSI/ESDA/JEDEC JS-001-2022 对某些器件的测试判据就有细微差异。我之前为了核对一个项目的测试报告，翻了两份标准的花了整整一个下午。
**一份速查表，帮你省点时间：**
| 标准编号 | 最新版本 | 适用模型 | 测试电压范围 |
|----------|----------|----------|--------------|
| JS-001-2022 | 2022年10月 | HBM | 500V~8kV |
| JS-002-2022 | 2022年10月 | CDM | 200V~1000V |
| IEC 61000-4-2 | 2008 (Ed. 2.0) | 系统级ESD | 2kV~15kV |
| JESD22-A115D | 2020年 | MM（已不建议新设计使用） | 100V~2000V |
**警告**：千万别把 IEC 的测试条件直接套在 HBM 测试上。我曾经看过一个团队用 IEC 的 8kV 条件去测一个原本按 HBM 设计的产品，结果良率一下就崩了。同一颗芯片，两种标准的电流峰值差五倍以上。
#### 3.6 个人经验总结
做了这么多年的 ESD 测试，我总结了三点：
1. **HBM 看的是设计底线**——所有芯片都要过，它是入场券
2. **CDM 看的是工艺水平**——先进工艺的 CDM 设计越来越难
3. **IEC 看的是系统能力**——如果做系统级产品，这块不能偷懒
我建议你在写测试方案时，先确定测试标准。不同客户、不同应用场景，对标准的要求完全不同。汽车电子要过 AEC-Q100 的 CDM 750V，消费电子可能 HBM 2kV 就够了。
最后说一句：**标准是死的，产品是活的。** 把标准吃透，比死记硬背几个数字更有用。