均衡技术简介:线性与非线性均衡归纳总结

做 SerDes 的人,每天都要跟信号完整性打交道。信号经过长走线、过孔、连接器后,会变得歪七扭八——码间干扰(ISI)来了。这时候就得请出均衡器。

我个人习惯把均衡器分成两大类:线性和非线性。分清楚这两类,设计状态机时思路会清晰很多。下面我结合项目经验,把它们的原理、优缺点和适用场景捋一遍。

1. 线性均衡:CTLE 与 FFE

线性均衡,说白了就是用一个线性滤波器去补偿信道的高频衰减。它不产生新的频率分量,只是把被信道压低的频率抬起来。

连续时间线性均衡器(CTLE)是模拟域的经典方案。它的核心是一个带零极点的放大器,在 Nyquist 频率附近提供额外增益。优点是功耗低、面积小,适合做粗均衡。

前馈均衡器(FFE)又叫 FIR 滤波器,通常放在发送端或接收端。我曾在一个 28Gbps 项目中用过 5 抽头的 FFE,靠调整抽头系数去抵消前后码元的干扰。不过 FFE 有个天然缺陷——它会放大噪声,因为线性放大信号的同时也把噪声抬上来了。

特性CTLEFFE
实现方式模拟连续时间离散时间 FIR
功耗低中
噪声放大有有
适应范围粗均衡,低频段高频段补偿,前/后端均可
自适应速度较快需收敛算法

我个人的经验:在芯片刚上电、信道未知时,我通常先用 CTLE 做一次固定增益的粗均衡,快速把眼图打开;等状态机进入采集模式后,再启动 FFE 的自适应算法去微调。

2. 非线性均衡:DFE

为什么要用非线性均衡?因为线性均衡在做高频补偿时,会显著放大高频噪声——信噪比反而变差了。这时候就得请出判决反馈均衡器(DFE)。

DFE 的核心思路是先做判决(硬判 0 或 1),然后把判决结果反馈回来抵消后一个码元的干扰。它不放大噪声,因为反馈值用的是已经判决出的数字信号,不含噪声。代价是存在错误传播——一旦判错,后面几个码元都可能跟着错。

我在一个 56Gbps PAM-4 项目中碰到过 DFE 误码率收敛不稳定的情况。后来发现是反馈抽头初始值设了全零,导致自适应算法陷入局部收敛。改成先给中间抽头一个保守初值,问题就解决了。

特性DFE线性均衡(CTLE/FFE)
噪声放大无有
错误传播有无
补偿深度可补偿长尾 ISI有限制
功耗中高低中
自适应复杂度高(需规避错误传播)中

3. 线性 vs 非线性:到底怎么选?

你想想看,实际 SerDes 链路中,通常不会只用一种均衡。标准的做法是:先用 CTLE 做幅度补偿,再用 DFE 消除剩余的长尾 ISI。如果信道预加重做得足够好,还可能加一个 FFE 在前面。

关键设计原则:线性均衡负责“抬高频”,非线性均衡负责“消尾巴”。两者互补,但注意 DFE 的反馈路径延时必须小于一个 UI,否则时序会崩。

另外,当比特率超过 56Gbps 时,DFE 的时序压力非常大,很多人开始尝试用 FFE 搭配更高速的时钟恢复(CDR)来减少 DFE 阶数。我记得有一款先进工艺的 SerDes 直接用 7 抽头 FFE + 1 抽头 DFE 就搞定了 112Gbps PAM-4 的均衡。

我曾经踩过的坑:在自适应均衡训练状态机中,切忌让 DFE 和 CTLE 同时独立收敛——两者会互相拉扯,导致眼图来回抖动。正确的做法是先固定 CTLE 增益,让 DFE 收敛,然后再微调 CTLE。把这个顺序写进状态机,可以省掉很多排查时间。

下面这张图我把线性与非线性均衡的典型架构画出来了,方便你理解信号在整个均衡链路上的流向。

线性均衡与非线性均衡典型架构 输入信号 CTLE FFE 或 判决器 DFE 反馈 加法器 均衡后输出 蓝色:信号节点 红色:CTLE 紫色:FFE 绿色:判决器 橙色:DFE 青色:加法器

从图里能看出来,线性均衡(CTLE + FFE)和非线性均衡(DFE)最终都汇到加法器。实际芯片中,加法器可能就是简单的电流求和节点。自适应训练状态机要做的,就是根据误差信号去调整这三个块的增益或系数。

最后汇总一下两者的核心差异,方便你在设计状态机时快速决策。

对比维度线性均衡非线性均衡(DFE)
对噪声的态度放大噪声不放大噪声
补偿能力有限深度,3~5 个符号可补偿数十个符号
收敛稳定性良好需注意错误传播
典型应用场景短距、低速率、粗均衡长距、高速率、精调
对状态机要求CTLE 可固定,FFE 可分段收敛需要错误传播恢复机制

重要:不论选哪种均衡,训练状态机里都得留一个“切换保护”状态——在 CTLE/FFE/DFE 模式切换时,先冻结系数,等时钟数据恢复(CDR)锁定住再做更新。否则眼图会突然关闭。