2. 码间干扰（ISI）来源归纳总结
做高速SerDes，最头疼的问题是什么？我个人觉得，排第一的就是码间干扰——ISI。你想想看，发送端明明是规整的方波，经过一段信道后，每个符号都带着“前世的记忆”来干扰下一个符号，接收端认不出来哪个才是真正的比特。这一章，我们就来系统梳理一下ISI的来源。
2.1 信道损耗：频率越高的信号，死得越快
信道对信号的衰减不是平的。低频分量损耗小，高频分量损耗大。经过长距离传输后，脉冲信号会变宽、变矮、尾巴变长。这就是ISI最根本的物理成因。
2.1.1 趋肤效应
电流在高频下会挤到导体表面，等效电阻增大。我记得在28Gbps项目的PCB设计中，铜箔粗糙度直接导致高频损耗比仿真多出3dB。实际表现就是信号上升沿变缓，相邻码元更容易“串”在一起。
2.1.2 介质损耗
PCB板材的介电常数和损耗因子决定了高频能量的衰减。FR4在10GHz以上的损耗已经大到无法直视，必须用低损耗材料（如Megtron 6）。
我习惯用一个简单的表格来对比两种损耗：
| 损耗类型 | 物理机理 | 频率依赖 | 典型改善手段 |
|---|---|---|---|
| 趋肤效应 | 高频电流集中在导体表面 | ∝ √f | 宽走线、铜箔处理 |
| 介质损耗 | 电场在板材中能量耗散 | ∝ f | 低Df板材、去嵌入 |
2.2 阻抗不连续：反射给你“造”出拖尾
信道阻抗从50Ω突变到45Ω，再变回50Ω，每个突变点都是一个小反射源。反射回来的能量和下一个主信号叠加，等效于在脉冲后加了一个“幽灵脉冲”。
我曾经在背板设计中遇到过一个情况：连接器和过孔的阻抗偏差只有5Ω，结果信号眼图在误码率10⁻¹²的地方完全闭合。最后发现是0.5mm长的残桩导致的多次反射，硬生生把ISI分量抬高了20mV。
2.3 串扰：邻居的“悄悄话”变成你的噪声
相邻的信号线通过电磁耦合把你的信号尾部“拉长”。近端串扰通常是第一个波峰，远端串扰则累积在脉冲尾巴处，与ISI叠加后更难分离。
- 近端串扰（NEXT）： 耦合到受害线上，与发送信号同向传播，形成振铃式的拖尾。
- 远端串扰（FEXT）： 传播方向与受害信号一致，到接收端时刚好叠加在信号尾部，直观上就是让脉冲变“胖”。
你看看，ISI的来源是不是已经三个了？别急，还有一个更隐蔽的。
2.4 符号间干扰的数学本质：信道就是低通滤波器
所有上述因素，最终都归结为一个现象——信道脉冲响应（CIR）不是理想的δ函数，而是存在一个拖尾。发送的第k个比特经过信道后，其响应会一直延伸到第k+1、k+2个码元的位置。
用公式来表示：接收信号 y[n] = ∑ h[k]·x[n−k] + 噪声。其中 h[k] 在 k=0 之外的值如果不为零，就是ISI的来源。我一般把 h[1]、h[2] 称为“后光标（post-cursor）”，h[−1]、h[−2] 称为“前光标（pre-cursor）”。
2.5 ISI来源归纳图
下面这张图把上述所有ISI源头串在一起，便于建立整体认知。
2.6 各ISI来源对比
在实际调试中，我们需要快速定位哪个来源是主要矛盾。下面这个表格是我以前做项目时整理的，希望对你有参考价值。
| ISI来源 | 影响时域位置 | 频率特征 | 调试手段 |
|---|---|---|---|
| 趋肤效应损耗 | 后光标（post-cursor） | ∝ √f 衰减 | CTLE peaking |
| 介质损耗 | 后光标（post-cursor） | ∝ f 衰减 | CTLE + DFE |
| 反射 | 前光标 + 后光标 | 频域出现波纹 | 优化阻抗匹配 |
| 近端串扰 | 主要在前半部分 | 高频提升 | 延长线间距 |
| 远端串扰 | 尾部拖尾 | 与信号同频 | 保护地线、差分趋同 |
你看，每种来源的“指纹”都不一样。我经常跟团队说：不要上来就调DFE，先看看前光标占主导还是后光标占主导。如果前光标大，大概率是反射，去修过孔或连接器比调滤波器更管用。