1. SerDes 概述：串行通信基础与系统架构
做 SerDes 这行这么多年，每次跟新人聊，我都习惯从最底层的思考开始：我们为什么非要用串行通信？
你看，芯片与芯片之间要传数据，过去大家习惯用并行总线。一捆线拉过去，时钟、数据、控制信号齐刷刷地走。但频率一高，问题就来了——线间串扰、信号偏斜、PCB 走线长度匹配难……这些都是你跑高速时绕不开的坎。
串行通信，说白了就是「用一根线，把比特流一包一包地扔过去」。你想想看，一根线嘛，干扰少了，也不用操心各条线有没有同时到达。但代价是什么？你得在接收端把乱七八糟的比特流重新对齐、恢复成原始数据。
这个「重新对齐」的过程，就是 SerDes 的核心使命。SerDes 不是单个电路，而是一个完整的系统方案 —— 它在发送端把并行数据串行化扔出去，在接收端再解串回来。而我们这门课要聊的「自适应均衡训练状态机」，恰好是接收端最关键的一环。
1.1 串行 vs 并行：为什么串行成为了主流？
我记得在十年前做一款 12.5Gbps 的接收机时，客户还在纠结要不要用并行架构。其实从信号完整性的角度看，串行的优势是碾压级的。
| 维度 | 并行传输 | 串行传输 |
|---|---|---|
| 走线数量 | N条数据线 + 时钟线 | 1条差分对 |
| 偏斜问题 | 严重，频率越高越明显 | 几乎不存在 |
| 串扰 | 多条线互相影响 | 极小 |
| 最高速率极限 | 通常 ≤ 1Gbps/线 | 已商用 112Gbps，实验室更高 |
| 典型应用 | DDR 内存接口 | PCIe, Ethernet, USB, SerDes |
有人可能会问：那内存接口为什么还在用并行？嗯，这里要注意——内存的拓扑是点对多点，而且对延迟极度敏感，串行化带来的串行延迟和协议开销反而得不偿失。但在点对点的高速互连场景下，串行是的王者。
1.2 串行通信的发展脉络
做 SerDes 这么多年，我眼看着速率从 1Gbps 一路蹿到 112Gbps。这个过程的本质，其实是对信号损伤不断「妥协—均衡—补偿」的循环。
- 早期（< 3Gbps）：信道损耗不大，简单的限幅放大器就能搞定。我记得那时候调均衡就像调收音机，手动拧电位器……
- 中期（3–10Gbps）：用过一段时间的固定均衡器，但每换一根线缆都要重新调参数，太痛苦了。
- 现代（> 10Gbps）：自适应均衡成了标配。芯片内部有个状态机，自动探测信道特性，自己把均衡参数调好。我们这门课讲的就是这个状态机。
- 前沿（56Gbps+）：开始用 ADC + DSP 的方式，在数字域做更精细的均衡。但我个人认为，模拟前的连续时间线性均衡仍然不可或缺。
核心洞见：速率越高，信道对信号的「伤害」越严重。这种伤害不是线性的，随频率升高而加剧。所以 SerDes 接收机需要一套智能的均衡系统来「反哺」信号。状态机的作用，就是动态控制这套系统的训练过程。
1.3 SerDes 系统架构速览
好了，我们来看看一个典型的 SerDes 芯片内部长什么样。
发送端比较简单：并行数据 → 串行器 → 驱动器 → 差分线。接收端则复杂得多：差分线 → CTLE（连续时间线性均衡器） → VGA（可变增益放大器） → CDR（时钟数据恢复） → DFE（判决反馈均衡器） → 解串器 → 并行数据。
你注意到没有？CTLE 是模拟的，DFE 是数字的。它们合起来，构成了接收机的物理层均衡链路。
我个人习惯：先画一张系统框图贴在墙上，把每个模块的功能用一句话写在旁边。CTLE 负责低频补偿，DFE 消除码间干扰，CDR 负责采样相位。状态机在整个链路的前端，统一协调它们的参数切换。
下面这张图可以帮你建立整体认知。我特意把核心模块和它们的连接关系画清楚了：
1.4 关键性能指标
评估一个 SerDes 系统的好坏，我通常会看这几个指标。你听好了，面试几乎必问：
- 数据速率 (Data Rate)：单位 Gbps。例如 28Gbps 意味着每秒传 280 亿个比特。
- 误码率 (BER)：通常要求 ≤ 1E-12。也就是平均传 1 万亿个比特才能错一个。
- 抖动容限 (Jitter Tolerance)：接收机能容忍多大的相位抖动而不误码。
- 均衡能力：能补偿多少 dB 的信道损耗。这个指标直接决定了 SerDes 能传多远。
- 功耗效率：单位 pJ/bit。越低越好，112Gbps 的 SerDes 通常要做到 5 pJ/bit 以下。
避坑指南：我曾经在量产测试时发现 BER 达标但眼图余量很小，结果一到高温环境下批量出问题。原因是只测了 BER，没测眼图裕量。所以记住：BER 合格 ≠ 眼图余量充足。均衡训练状态机设计的核心目标之一，就是要保证在各种 PVT 条件下眼图都有足够的张开度。
1.5 串行通信面临的核心挑战
说白了，信号从发送端到接收端，经过一段 PCB 走线或者电缆，会经历三件事：衰减、反射、串扰。其中衰减是频率依赖的——频率越高，衰减越大。这就导致高速信号的上升沿变缓，脉冲展宽，产生码间干扰。
我见过最极端的情况：一根 30 英寸的背板走线，在 28GHz 频率点上衰减超过 35dB。这意味着发出的信号到了接收端只剩下原来不到 2% 的幅度。如果没有均衡，根本没法正确采样。
解决思路就是「以毒攻毒」——在接收端用均衡器对高频分量给予额外的增益，把被信道吃掉的高频能量补回来。但这需要精密的控制，补多了会放大噪声，补少了眼张不开。这就是均衡训练状态机存在的根本原因。
掌握好这些基础概念，你才算真正踏进了 SerDes 的大门。下一层，我们要深入 CTLE 的电路实现，看看它到底是怎么把信号「拉回来」的。