VIP20

本课程属于：053-多板互连背板信号完整性 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

PCIe LTSSM训练状态与速率协商验证

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

PCIe体系结构概述

总线拓扑 · 分层结构（事务层 · 数据链路层

PCIe体系结构概述

物理层逻辑子层入门

LTSSM（链路训练与状态机）的设计… · 状态转换的基本概念

物理层逻辑子层入…LTSSM

LTSSM状态机总览

一图看懂所有状态（Detect · Polling · Configuration

LTSSM状态机总览

Detect状态详解

如何检测对端链路存在 · 电气检测流程 · 检测超时处理

Detect状态详解

Polling状态详解

位锁定与符号锁定机制 · 发送TS1序列进行对端训练 · Polling状态中的速度协商预备

Polling状态详解

Configuration状态详解

链路宽度协商（Link Width… · 数据链路层初始化（DLC Init） · 配置TS2序列的作用

Configuratio…状态详解

正常数据传输状态 · 链路稳定后的管理层交互

低功耗状态 · 进入/退出条件 · 电源管理协议（ASPM）与链路训练的…

更深的低功耗状态 · 电源关闭状态下的行为

Recovery状态详解

速度变更（Speed Change） · 再均衡触发 · 位锁定失锁后的恢复流程

Recovery状态详解

Compliance状态详解

用于一致性测试的强制状态 · 测试模式下的链路行为

Compliance状态详解

Loopback状态详解

用于调试的环回模式 · 数据路径验证

Loopback状态详解

Hot Reset状态详解

由复位信号触发的硬件复位流程与链路重…

TS1和TS2序列格式详解

有序集合的比特结构 · 训练控制字段（Training Co… · Rate ID

链路训练中的8b/10b编码与128b/130b编码

不同速率的编码方式对训练序列的影响

位锁定与符号锁定过程

从电气信号到字节对齐的细节 · 训练时的CDR（时钟数据恢复）工作

位锁定符号锁定过程

速度协商机制

从Gen1到Gen6的速率等级 · 协商过程使用的Rate ID和速率适…

速度协商机制Gen1

链路宽度协商过程

基于Lane Mask和Negoti… · 宽度降级与不对称链路处理

链路宽度协商过程Lane

均衡（Equalization）详解

PCIe Gen3开始的均衡阶段 · 发送端/接收端系数的协商 · 均衡步骤（Phase 1

Equalization均衡

前向纠错（FEC）在链路训练中的角色

Gen6引入的FEC对训练序列的影响 · 纠错对稳定的要求

FEC前向纠错

时钟恢复与数据恢复原理

PLL锁定过程 · 参考时钟抖动对训练成功率的影响

时钟恢复数据恢复原理

边带信号与链路训练

PERST#复位时序要求 · REFCLK质量要求 · WAKE信号在电源管理转换中的作用

边带信号链路训练

链路训练失败分析

常见失败现象（训练挂死 · 速度降级 · 宽度减半等）

链路训练失败分析常见失败现象

电源管理状态与LTSSM的交互

ASPM L0s/L1进入退出对链路… · 主动状态电源管理（ASPM）与硬件自…

LTSSM电源管理状态

PCIe各代训练差异比较

Gen1/Gen2（8b/10b · 传统均衡） · Gen3/Gen4（128b/130…

PCIe各代训练差异比较

动态链路训练（DLT）与扩展LTSS…

调试工具与方法

使用逻辑分析仪抓取训练序列 · 解读TS1/TS2波形 · 使用PCIe分析仪查看LTSSM状态…

调试工具使用逻辑分析仪抓…

Linux环境下查看链路训练状态 · 内核日志中的链路相关信息 · 手动触发链路重训练

Linux环境下查看链路训…

硬件设计中的链路训练要点 · 参考时钟布局 · AC耦合电容选择

硬件设计链路训练要点

总结与常见误区

链路训练中的时序容差 · 协商超时机制 · 兼容性问题处理

常见误区链路训练