VIP20
本课程属于：053-多板互连背板信号完整性 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DQS与数据线等长约束实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DQS与数据线等长约束概述
DQS信号的作用 · 数据线组关系 · 等长约束的基本概念
DQS数据线等长约束概…
02
DDR接口时序基础
建立时间 · 保持时间 · DQS与DQ的相位关系
DDR接口时序基础
03
DQS与数据线等长约束的物理意义
走线延时差对写时序和读时序的影响
DQS数据线等长约束的…
04
等长约束设计目标值
不同DDR速率（DDR3/DDR4/…
等长约束设计目标…DDR
05
DQS与DQ的组内等长（within group）原理
为何DQS必须与DQ保持匹配
DQSDQ
06
DQS与DQ的组间等长（between group）要求
不同字节通道间的等长策略
DQSDQ
07
PCB叠层结构与等长约束
参考平面 · 介质厚度对走线延时的影响
PCB叠层结构
08
走线拓扑选择与等长实现
点对点 · 菊花链 · Fly-by拓扑下的等长差异
走线拓扑选择等长实现
09
DQS与DQ等长约束的计算方法
基于延时公式和PCB材料参数（Dk · Df）
DQSDQ
10
常用PCB设计软件中的等长约束设置
Allegro Constraint…
PCB常用
11
Allegro中DQS与DQ等长规则的创建
定义Net Class · Match Group与Delay…
AllegroDQS
12
Allegro中使用Relative Propagation Delay实现等长
Pin Pair与Relative…
AllegroRelative
13
Allegro自动绕线等长功能
Delay Tune与Interac…
Allegro自动绕线等长功能
14
Allegro等长约束验证
DRC检查 · Constraint Manager…
Allegro等长约束验证
15
Cadence OrCAD/Allegro与其他EDA工具（PADS、Altiu
Cadence OrCAD/Allegr… · 核心概念 · 实践要点
CadenceOrCAD/Allegr…
16
Altium Designer中DQS与DQ等长约束实现
XSignals与Matched L…
AltiumDesigner
17
Mentor PADS中DQS与DQ等长约束
Net Length规则与Lengt…
MentorPADS
18
等长约束的实际布线技巧
蛇形线 · 直角线 · 多次绕线对信号完整性的影响
等长约束的实际布…蛇形线
19
DQS与DQ等长绕线时的间距控制
避免串扰的走线间隔要求
DQSDQ
20
DQS与DQ等长绕线时的限制区域
过孔区域 · BGA扇出区的处理
DQSDQ
21
DDR4与DDR5的DQS与DQ等长新要求
DDR5 DQS差分对和DQ组内偏差…
DDR4DDR5
22
差分DQS的等长约束
正负信号对内等长（P/N skew）…
DQS差分
23
多片DDR颗粒（内存条/多DIMM）的等长约束
分叉点后等长一致性
DDRDIMM
24
DQS与数据线等长约束对信号完整性的影响
眼图测试 · 时序裕量仿真
DQS数据线等长约束对…
25
HyperLynx或ADS等仿真工具中等长参数的提取与验证。
HyperLynx或ADS等仿真工具中等… · 核心概念 · 实践要点
HyperLynxADS
26
等长约束的制造可行性
PCB工厂制程能力 · 蚀刻误差对等长的影响
等长约束的制造可…PCB
27
实际项目案例一
4层板DDR3单颗粒等长约束的完整设…
实际项目案例一DDR3
28
实际项目案例二
12层板DDR4双通道等长约束与绕线…
实际项目案例二DDR4
29
DQS与DQ等长约束的常见错误与调试
DRC误报处理 · 绕线不达标的调整方法
DQSDQ
30
课程总结与工程实践建议
等长约束检查清单 · 设计评审要点
课程总结工程实践建议