3. 差分传输线结构：微带线与带状线的特性对比
做高速设计这么多年，我遇到过不少差分线选型的坑。微带线和带状线，看起来只是走线层位置不同，但实际性能差距很大。你想想看，一个裸露在表层，一个埋在介质里，信号行为能一样吗？
我个人习惯先把这两种结构的基本画法理清楚。微带线，就是走线在PCB外层，参考平面在正下方。带状线呢，走线夹在两个参考平面之间，上下都是地。嗯，说白了就是参考地平面的数量不同。
3.1 结构差异与基本特性
先看微带线。走线在表层，上方是空气（阻焊层通过开窗露出铜皮），下面是介质和地层。这种结构有个特点：电场有大约一半在空气中，一半在介质里。所以它的有效介电常数 εreff 比板材本身的 εr 要低一些。
我记得有一次调试 12.5Gbps LVPECL 信号，用微带线布线时发现眼图质量总是差一点。后来测了下走线的实际阻抗，发现比仿真值高了 3Ω。原因就是空气层的占比比模型里预设的要大。嗯，仿真时一定要把阻焊层厚度和空气间隙考虑进去。
- 阻抗范围较宽（50-70Ω 常见），可通过线宽、介厚灵活调节
- 易于加工，成本低，适用于多数常规设计
- 电磁场不完全封闭，辐射损耗和 EMI 较明显
- 对阻焊层厚度敏感，制造容差要留余量
带状线呢？走线埋在介质里，上下都有地平面。电场几乎完全被包围在介质中，有效介电常数就等于板材的 εr。这样一来，特性一致性好，串扰和 EMI 都小很多。
你想想看，为什么很多 10Gbps 以上的高速背板都用带状线？就是因为它的信号完整性更稳定。我曾在 25Gbps 的 OIF CEI-25G 项目中，强制要求所有高速差分线走带状线。虽然 PCB 层数不得不增加，但最终链路余量比微带线方案高了 2dB。
3.2 关键参数对比
| 参数项 | 微带线 (Microstrip) | 带状线 (Stripline) |
|---|---|---|
| 典型差分阻抗范围 | 90~110Ω (差分) / 50~70Ω (单端) | 80~100Ω (差分) / 40~60Ω (单端) |
| 有效介电常数 εreff | 低于板材 εr (约 2.5~3.2) | 等于板材 εr (约 3.0~4.5) |
| 传播延迟 | 较快 (~140~150 ps/inch) | 较慢 (~170~180 ps/inch) |
| 损耗 (导体 + 介质) | 较高 (表皮效应突出) | 略低 (场分布更均匀) |
| 串扰 (近端/远端) | 较大 (容易耦合到相邻走线) | 小 (被上下地层屏蔽) |
| EMI / 辐射 | 差 (开放结构) | 好 (封闭结构) |
| 制造复杂度 | 低 (表层工艺简单) | 高 (需要压合多层板) |
| 成本 | 低 | 高 (层数和工序增加) |
3.3 值得注意的坑
第一个坑：微带线的阻焊层影响。 我曾经遇到一个设计，微带线差分对线宽按计算应该走 6mil，结果打样回来测试阻抗只有 95Ω（目标 100Ω）。找来找去，发现阻焊层厚度比仿真用的 0.4mil 厚了一倍，达到了 0.8mil。阻焊介电常数约 3.5，相当于在走线上方多加了一层介质，直接把有效介电常数拉高了，阻抗就降下来了。
第二个坑：带状线的层叠对称性。 带状线的上下介质厚度必须严格一致，否则阻抗会偏，而且会造成偶模模式激发。我见过一根 25Gbps 的带状线，因为 PCB 叠构不对称，上下介质厚度差 10%，导致差分转共模噪声严重，眼图几乎闭合。后来我们改版时强制要求上下介质厚度误差 ≤ 3% 才解决。
第三个坑：过孔残桩和参考层跳跃。 不管哪种结构，差分线在换层时如果参考平面不连续，都会产生严重的阻抗不连续点和共模转换。我建议在换层处加地过孔阵列，并尽量让过孔长度短于 300mil。
3.4 仿真验证时的关注点
仿真时，微带线要特别注意空气层的建模。大多数 2.5D 场求解器（如 Polar Si9000、HyperLynx）都支持共形涂层参数，要记得打开。我就见过有人仿真时忘了加阻焊层，结果加工回来阻抗偏差 5% 以上。
带状线仿真比较简单，但要注意模型里的介质厚度是否与叠构一致。我习惯在仿真前先建一个简单模型，走一根短测试线，然后用 TDR 工具对标实际测试结果，调好损耗模型再投入完整仿真。这样做能省掉很多后期调试的麻烦。
另外，差分对的走线间距会影响差分阻抗和共模抑制比。微带线因为场分布更开放，线间距对阻抗的敏感度比带状线高。我一般在微带线上线宽按 1:1 对应间距，而带状线里间距可以稍大一些，有助于改善奇偶模延迟差。
3.5 实际项目中的取舍
举个我亲身经历的例子：设计一款 100G QSFP28 光模块的 PCB。差分对速率是 25.78Gbps，NRZ 调制。一开始为了控制成本和层数，想把高速线走在表层（微带线）。结果四次仿真下来，眼图裕度都不够，而且 EMI 超标 3dB。后来改成带状线（内层走线），层数从 12 层加到 16 层，成本确实涨了 20%，但最终通过了一致性测试，眼高达到了 300mV 以上。
所以我的经验是：成本重要，但信号完整性是底线。 如果你的速率 > 10Gbps，且你有足够的 PCB 层数预算，直接上带状线。如果必须用微带线，那就一定要在布局上给足够的邻层地平面回流路径，并在走线两侧加足够多的接地过孔墙。
- 速率 ≤ 3.125Gbps：微带线足够，控制好线宽和间距即可
- 3.125~10Gbps：视系统 EMI 要求和板级空间而定，微带线需加大 GND 回流过孔
- > 10Gbps：强烈建议使用带状线，并搭配低损耗板材
- LVPECL/CML 差分幅度较大，损耗容忍度稍好，但仍要避免长距离微带线
嗯，差分布线结构的选择，说到底就是一场平衡游戏。微带线简单便宜，但泄露多；带状线贵且层数高，但信号干净。每个项目都要具体评估。你只要把这几个特性差异记牢，遇到实际问题时就能快速判断该用哪种了。