LVPECL 输出结构详解

聊 LVPECL，绕不开的就是它的输出级。我见过不少工程师，选型时只看速度，layout 时才发现信号质量一塌糊涂。说白了，没吃透输出结构，后面全是坑。

LVPECL 的输出级，核心就是个带尾电流源的差分对。你想想看，两个三极管，发射极连在一起，下面顶着一个恒流源。集电极分别通过上拉电阻接电源，输出就是从这两个集电极引出来的。就这么简单？其实细节都在里面。

输出级基本结构

我习惯把 LVPECL 输出级拆成三块来看：

• 差分对管：两个 NPN 三极管，基极接输入，集电极是输出端。这是信号的放大和切换核心。
• 尾电流源：固定在发射极下面的恒流源，典型值 14mA 到 20mA。这个电流决定了输出摆幅。
• 上拉电阻：从集电极到 VCC，阻值通常 50Ω 或 100Ω。它负责把电流转换为电压。

这套结构，本质上就是个射极耦合逻辑，只不过把电源电压从 5V 降到了 3.3V 或 2.5V。

为什么要强调共模电压？我在项目中遇到过，有人直接拿 LVPECL 去驱动 CML 的输入，结果电平不匹配，眼图直接裂开。后来量了直流偏置才发现，差了 0.4V 多。

输出信号摆幅

LVPECL 的差分摆幅，标准值是 800mV 到 1V 峰峰值。单端看，每个输出端对地的摆幅是 400mV 到 500mV。

怎么来的？很简单。尾电流 14mA，上拉电阻 50Ω，单边压降就是 14mA × 50Ω = 700mV。当电流全流到一边时，另一边就是 0mA，压降为 0。两边一减，差分摆幅就是 700mV 左右。嗯，实际器件会有一些修正，但这个数够你估算的了。

参数	典型值	单位
尾电流	14 - 20	mA
上拉电阻	50	Ω
差分摆幅	700 - 1000	mV
共模电压 (VCC=3.3V)	≈ 2.0	V

这个摆幅不算大，但足够驱动后续的接收器了。我个人的经验是，如果链路有损耗，比如过了一段长走线或连接器，首选输出摆幅大一点的器件。别抠那 100mV 的裕量。

直流耦合 vs 交流耦合

LVPECL 输出级是直流的，所以你可以直接连到接收端，前提是电平匹配。但我更推荐用 AC 耦合。为什么？

• AC 耦合后，接收端的共模点可以自行设定，不用和 LVPECL 输出级绑死。
• 避免了直流偏置不一致带来的信号失真。
• 你想想看，不同厂商的 LVPECL 芯片，共模电压可能差几十毫伏，AC 耦合直接把这个问题扔掉了。

AC 耦合时，LVPECL 输出端仍然需要直流偏置路径。有时候我会在输出端加上拉到 VCC，或者接一个电阻到地。具体怎么接，要看接收端的输入结构。

有一次，我图省事，AC 耦合后没加偏置电阻，结果信号直流分量乱飘，接收器锁不住。从那以后，我每次都在 layout 时留出偏置电阻的位置。

与 CML 输出结构的差异

CML 也是差分对加尾电流，但它的上拉电阻不是接到 VCC，而是接到一个独立的输出偏置电压。而且 CML 的电流源是开关型的，不像 LVPECL 那样恒定。

说白了，LVPECL 更像是一个线性放大器一直在工作，而 CML 是高速开关，电流只在切换瞬间变化。这也解释了为什么 CML 的功耗相对更低。

特性	LVPECL	CML
尾电流	恒定，14-20mA	开关型，平均电流更低
集电极电阻	固定到 VCC	可独立偏置
功耗	较高	较低
速度上限	约 10Gbps	可到 25Gbps+
共模电压	VCC - 1.3V	可编程

你如果做 5Gbps 以下的设计，LVPECL 完全够用。追求极速和低功耗时，CML 才是你的选择。

我早期做过一个 3.125Gbps 的背板，用了 LVPECL，眼图很干净，功耗也还能接受。后来换到 12.5Gbps，还是老老实实用了 CML。

LVPECL 输出结构框图

下面这张图可以帮你快速建立概念。注意差分对、尾电流和上拉电阻这三者的位置关系。

图里 Q1 和 Q2 就是差分对。电流源 I_EE 决定了总电流。R1 和 R2 把电流转换为电压。输出就是 Q1、Q2 的集电极。

你看，LVPECL 输出级的本质就这么点东西。但就是这看似简单的电路，决定了整个链路的信号质量。我建议你下次用 LVPECL 器件时，先翻 DataSheet 找到输出级等效电路，再去做布局。