LVPECL / CML 电气特性对比

做高速设计这些年,我经常被问到这么一个问题:“LVPECL 和 CML,到底哪个更好?” 说实话,这问题没法简单回答。选型前,你得先把它们的电气脾气摸透。电流模式逻辑(CML)和低压正发射极耦合逻辑(LVPECL)看着有点像,但内部结构和特性差异挺大的。

这一章,我就以实战的角度,带你拆解两者的核心电气参数。

1. 输出结构:为什么 CML 需要上拉电阻?

我们先看输出级。LVPECL 的输出级是射极跟随器,本质上是共集放大。它天然就能提供高输出电流,驱动能力强。但 CML 不一样。CML 的输出级是开漏结构。

// LVPECL 输出级简化模型
VCC (3.3V)
    |
    Q1 (NPN)
    |
    Output -----> 接 50Ω 到 VCC-2V
    |
    Current Source
    |
    GND
// CML 输出级简化模型
VCC (3.3V)
    |
    R_pullup (需要外接)
    |
    Output -----> 交流耦合到 50Ω
    |
    Q1 (NPN)
    |
    Current Source
    |
    GND

看到区别了吗?LVPECL 的输出端自带电流源和发射极,可以直接推 50Ω 负载。CML 的集电极是开着的。你要自己给它接上拉到 VCC 的电阻。这一点,很多新手会栽跟头。

我曾经见过一块 10Gbps 的板子,因为忘记给 CML 加交流耦合电容,结果芯片烧了。CML 输出是开漏,输出直流电平在 VCC 附近,必须交流耦合到下一级。

2. 电压摆幅:CML 的小信号优势

这是我最在意的一点。高速信号对摆幅很敏感。

LVPECL 的摆幅大。典型的单端摆幅在 600mV~800mV。这对抖动性能有好处,信号就像个壮汉,噪声不容易淹没它。但代价是功耗高,而且共模电压 (Vcm) 大约在 VCC - 1.3V。在 3.3V 供电下,Vcm 在 2.0V 左右。

CML 的摆幅小很多。通常只有 400mV 甚至更小。为什么用小摆幅?因为开关快。晶体管不需要在大电压下切换,恢复时间更短。在 25Gbps 以上的速率,CML 几乎是唯一的选择。它的共模电压接近 VCC - 0.4V,在 3.3V 供电下约 2.9V。

参数 LVPECL CML
单端输出摆幅 600 ~ 800 mV 350 ~ 450 mV
共模电压 (3.3V) ≈ 2.0 V ≈ 2.9 V
传输线终端 50Ω 到 VTT 50Ω 到 VCC
是否需要直流偏置 需要 (Thevenin网络) 不需要 (交流耦合)

你想想看,摆幅小意味着什么?意味着抗噪声能力弱。在 CML 走线附近,你如果放个开关电源,那信号可能就花了。布局时要特别小心。

3. 功耗:CML 更省电?不完全是

很多资料说 CML 功耗低。这话对,也不全对。CML 的静态电流由您选的上拉电阻决定。一般来说,CML 的静态功耗确实比 LVPECL 低。但要注意,CML 的功耗与速度成正比。数据速率越高,动态功耗涨得越快。LVPECL 的功耗主要由静态电流决定,数据速率对功耗影响不大。

所以,在低速(低于 5Gbps)时,CML 如果不加负载,功耗优势明显。但在 25Gbps 以上,两者的总功耗差别可能并不大。

我的个人习惯:在 10Gbps 以下,如果对功耗不敏感,我倾向于用 LVPECL。它的设计容错率高,对布局要求没那么苛刻。10Gbps 以上,我几乎只考虑 CML。

4. 重要知识点:共模电压与端接网络

嗯,这里我要重点讲一下。共模电压错了,信号根本没法看。

LVPECL 的端接:它的便宜接收器内部没有 50Ω 到地的电阻。你需要外部提供一个偏置。最常用的是 Thevenin 等效网络:两个电阻(82Ω 和 130Ω)分压,产生大约 VCC - 2V 的电平,同时形成 50Ω 的输入阻抗。布线时,这个电阻网络要尽量靠近接收器。

CML 的端接:简单得多。接收器内部通常已经做好了 50Ω 到 VCC 的终端电阻。你只需要在发送端输出串一个 0.1uF 的交流耦合电容,把直流分量隔开就行。

实战经验:我设计 LVPECL 总线时,喜欢用 0805 封装做 Thevenin 网络。因为它需要散热。CML 的耦合电容用 0402 就够了,如果速率在 10Gbps 以上,建议用 0201 减小寄生电感。

5. 选型核心逻辑图

下面这张图,是我自己梳理的选型逻辑。每次做项目前,我都会瞄一眼。

LVPECL 与 CML 选型决策逻辑图 LVPECL / CML 核心选型决策图 数据速率要求 > 10 Gbps ≤ 5 Gbps 5 - 10 Gbps 首选 CML 小摆幅,高速率,低抖动 优选 LVPECL 大摆幅,噪声裕量大 看功耗和布局 两者皆可,具体分析 LVPECL 设计要点 - 注意端接 Thevenin 网络 - 共模电平 VCC - 1.3V CML 设计要点 - 必须加交流耦合电容 - 注意走线寄生电容 功耗相对高 抗干扰能力强 布局简单,省心 对噪声敏感 高性能方向 建议 CML

核心结论:速率高于 10Gbps,不用纠结,CML 是更稳妥的选择。速率低于 5Gbps,LVPECL 的健壮性更好。两者之间的灰色地带,需要根据板级噪声环境和功耗预算做权衡。

6. 总结:选型对比清单

最后,我整理了一个快速对比清单,方便你日常参考。

  • 速率:CML 可以做到 40Gbps+,LVPECL 通常受限在 10Gbps 以内。你做 25Gbps 的设计,用 LVPECL 是不现实的。
  • 摆幅与噪声:LVPECL 摆幅大,噪声裕量高。如果板子上有开关电源,而且信号速率在 5Gbps 以内,LVPECL 会更可靠。
  • 功耗:CML 静态功耗小,但动态功耗随速率增加。LVPECL 不论速率,静态功耗都相对固定。
  • 布局复杂度:CML 只需要交流耦合电容,布局最简单。LVPECL 需要处理 Thevenin 终端电阻网络,占 PCB 面积多,走线也容易折腾。
  • 共模电压:LVPECL 的 Vcm 约 2V,CML 的 Vcm 约 2.9V(3.3V 供电)。这个决定了你选耦合电容还是直流偏置网络。

嗯,电气特性就讲这些。记住,参数是死的,板子是活的。每次遇到信号完整性问题,回头检查一下共模电平和端接网络,多半能找到问题所在。