LVPECL与CML信号概述
各位工程师朋友，咱们今天聊聊高速信号里两个非常基础但又容易搞混的接口标准——LVPECL和CML。做高速数字测试这些年，我见过不少同事因为没分清这俩的区别，眼图测出来一团乱，最后排查半天才发现是端接电阻选错了。说白了，这两种信号的底层逻辑完全不同，用错了地方，测试结果根本没法看。
我个人习惯，在讲任何测试方法之前，先把被测对象是什么、有什么脾气摸清楚。你想想看，连信号长什么样都不知道，怎么测？怎么调？所以这第一章，咱们就把LVPECL和CML的定义、核心特点以及它们通常出现在哪些场合聊透。
什么是LVPECL？
LVPECL，全称Low-Voltage Positive Emitter-Coupled Logic，低压正射极耦合逻辑。它是ECL（Emitter-Coupled Logic）的改良版。老一辈的ECL用负电源，比如-5.2V，跟现在主流系统兼容起来很麻烦。LVPECL改用了正电源，典型供电是3.3V，也有2.5V的变种。
它的输出结构，说白了就是一个差分电流开关。核心思想是让一对晶体管始终工作在放大区，通过电流的切换来产生电压摆幅。因为晶体管不进入饱和区，所以开关速度极快，不存在存储效应的拖累。
我自己的经验是，LVPECL的典型输出摆幅在800mVp-p左右，但共模电压大概在VCC-1.3V这个水平。比如3.3V供电时，共模电压大约2.0V。这一点很关键——你后端连的测试设备，输入共模范围能不能覆盖这个电压？我遇到过好几次，有人用普通的单端探头去测LVPECL，结果信号直流偏置太高，探头直接饱和了，出来的波形全是削顶的。
LVPECL的主要特点
- 速度快：上升/下降时间通常在几十皮秒量级，支持几十Gbps的数据速率没问题。
- 差分信号：天然抑制共模噪声，抗干扰能力强。
- 输出摆幅固定：大致在600mV到800mV之间，跟数据速率关系不大。
- 功耗较高：因为是电流型逻辑，静态功耗一直存在。你算算，3.3V供电时，发射极电阻上的电流通常为14mA到18mA，一对差分对就是双倍功耗。
- 端接要求严格：需要精确的50欧姆到VCC-2V（或等效的戴维南端接）来吸收反射。
什么是CML？
CML，Current Mode Logic，电流模式逻辑。它的结构比LVPECL更简单。一个上拉电阻（通常50欧姆）接VCC，差分对管的集电极通过这两个电阻拉到电源，发射极接一个恒流源到地。信号在输出端是以VCC和VCC-I*R之间摆动。
说白了，CML的共模电压更靠近电源轨，典型值在VCC-0.2V到VCC-0.4V之间。这一点跟LVPECL的VCC-1.3V差别很大。所以，LVPECL和CML直接对接时，必须处理共模电平转换。很多新手在这里栽跟头。
我记得有次调试一个100G光模块的驱动电路，发送端是CML，接收端是LVPECL。我图省事，直接拿电容隔直耦合。结果眼图的下眼睑全是毛刺，底噪大得离谱。后来一看，隔直电容只能通过交流信号，但接收端LVPECL的直流偏置没有建立，导致输入共模超出了正常工作范围。
CML的主要特点
- 摆幅可调：通过改变尾电流源的电流，可以灵活调整输出摆幅。常见值从200mV到800mV不等。
- 功耗更低：相比LVPECL，CML的静态电流更小，且输出摆幅小的时候功耗优势更明显。
- 端接简单：通常只需要在接收端各拉一个50欧姆到VCC，或者直接差分端接100欧姆。
- 带宽高：因为输出阻抗低，RC时间常数小，特别适合超高速率，比如25Gbps甚至56Gbps的PAM4信号。
- 共模电压高：如前所述，接近VCC，对后级电路的输入共模范围要求更高。
LVPECL与CML的关键区别
我把它们最核心的差异整理成一张表。你拿着这张表去对照芯片手册，十有八九不会选错端接方式。
| 参数维度 | LVPECL | CML |
|---|---|---|
| 输出摆幅 | 典型600~800 mVp-p | 可配置，200~800 mVp-p |
| 共模电压 | VCC - 1.3V 左右 | VCC - 0.2V 至 VCC - 0.4V |
| 功耗 | 较高（静态偏置电流大） | 较低（摆幅小时尤其明显） |
| 端接方式 | 50Ω 到 VCC-2V 或等效戴维南 | 50Ω 到 VCC 或100Ω差分 |
| 上升/下降时间 | 几十皮秒量级 | 十几皮秒量级，更快 |
| 主要应用 | 时钟分配、10Gbps以下背板 | 25Gbps+串行链路、光模块 |
应用场景
每一种信号都有自己的主场。
LVPECL应用场景：
- 时钟分配网络：低抖动、摆幅固定，非常适合扇出时钟到多个目的端。
- 10Gbps以下的高速背板：比如XAUI、SFI-4等接口。
- 对共模噪声敏感的模拟前端：LVPECL的差分特性有一定优势。
CML应用场景：
- 25Gbps及以上的串行链路：比如CEI-28G-VSR、OIF 56G-PAM4。
- 光模块电接口：SFP+、QSFP28、OSFP的前端驱动和接收。
- 芯片内部高速互连：比如SerDes的TX/RX端口，几乎清一色CML。
怎么选？我的个人建议
你可能会问，那到底该用哪个？我的建议是：看系统速率和功耗预算。
如果速率在10Gbps以下，且抖动是首要矛盾，LVPECL是个可靠的选择。它的摆幅大，噪声容限高。但功耗你得认。如果速率到了25Gbps以上，或者系统对功耗有严格限制，CML几乎是唯一选项。CML的带宽上限更高，而且输出摆幅可调，便于在功耗和信号质量之间做权衡。
嗯，这里也要注意一个问题。很多新的高速芯片，它的发送和接收都是CML。但有的FPGA参考时钟输入还是LVPECL。这时候就需要做电平转换。转换的方法，简单粗暴的就是用交流耦合加端接偏置网络，或者专门加一颗电平转换芯片。我自己不太推荐自己搭分立电阻网络去做直流耦合转换，高频特性容易失控。
知识体系
咱们这一章的核心逻辑，我用一张图总结一下。
这张图从左到右梳理了LVPECL和CML各自的定义、关键参数、典型应用场景，最后汇总到底部的选型思路。你看完应该心里有个底了。后续章节我们再深入每个标准的测试方法、端接电路实测和眼图模板分析，一步步搭建完整的测试能力。