反射现象：反射系数、过冲与下冲、振铃机理归纳总结
反射，可以说是高速PCB设计里最“顽固”的问题之一。你想想看，信号从驱动端跑到接收端，中间突然遇到个阻抗台阶——好比你跑步时一脚踩进泥坑，一部分力被弹回去。这个弹回去的能量，就是反射。我做信号完整性这些年，调试过不下几十块板子，十块里有七八块都跟反射有关。这一章咱们把反射的三个核心概念掰开揉碎：反射系数怎么算、过冲和下冲长什么样、振铃又是怎么形成的。
反射系数——反射的定量描述
反射系数，符号 Γ，就是反射电压与入射电压的比值。公式很简单：
Γ = (Z_load - Z_0) / (Z_load + Z_0)Z_0 是传输线的特性阻抗，Z_load 是终端的输入阻抗。Γ 的范围在 -1 到 1 之间。我碰到过一个典型例子：某款DDR3设计，终端匹配电阻选的75Ω，而线阻抗是50Ω。一算 Γ = (75-50)/(75+50) = 0.2，信号反射了20%。结果抓出来的眼图眼睛都快闭上了。后来换成 50Ω 匹配，反射几乎消失。
过冲与下冲——反射的直观表现
过冲，就是信号在跳变时超过了设定电压，然后又回落。下冲呢，是信号弹到地平面以下或者低于逻辑阈值。这两个都是反射的直接后果。
| 现象 | 定义 | 典型波形 | 我遇过的坑 |
|---|---|---|---|
| 过冲 | 信号上升沿超过 V_OH（或下降沿低于 V_OL）后的尖峰 | 上升沿后出现一个半圆凸起 | 一次调试USB2.0数据线，过冲超过30%，导致接收端数据错误反复重启 |
| 下冲 | 信号下降到 V_OL 以下（或上升到 V_OH 以上）的尖峰 | 下降沿后出现一个向下尖刺 | 曾经一块FPGA板子，时钟信号下冲到-0.5V，让片内PLL直接失锁 |
为什么过冲和反射系数有关？说白了，当终端阻抗不匹配时，反射波会与原信号叠加。如果反射波是正向的（Γ>0），就会产生过冲；如果是负向的（Γ<0），就会产生下冲。你看，一个公式就能解释两种现象。
振铃机理——反射的周期性震荡
振铃，就是信号过冲之后，来回反弹，像敲钟一样震个不停。它的本质是：反射波遇到发送端又被反射回来，再遇到终端又被反射……这样往复，直到能量耗尽。
振铃的周期取决于传输线的延迟 t_pd。假设线长 L，信号速度 v，那往返时间就是 2L/v。如果驱动端和终端都不匹配，这个震荡就会持续几个到几十个周期。我记得有一次调试一款千兆以太网变压器，网络变压器后的差分走线长了2英寸，结果眼图下半部分全是毛毛刺——振铃！后来把线长缩短到0.5英寸以下，刺就消失了。
关键参数与波形特征归纳
我把反射、过冲、下冲、振铃的关键参数和应对思路整理成了一张表，做设计时对照很方便：
| 现象 | 关键参数 | 波形特征 | 常用解决办法 |
|---|---|---|---|
| 反射系数 Γ | Γ = (Z_L - Z_0)/(Z_L + Z_0) | 稳定状态差，无过冲不一定无反射 | 终端匹配电阻、串阻调驱动端 |
| 过冲 | 过冲百分比 = (V_peak - V_OH)/V_OH × 100% | 上升沿后凸起，下降沿后凹陷 | 减小驱动端输出阻抗、串阻、加RC吸收 |
| 下冲 | 下冲百分比 = (V_OL - V_谷底)/V_OL × 100% | 信号低于V_OL的尖刺 | 终端并联电阻、控制感性效应 |
| 振铃 | 振荡频率 f ≈ 1/(4×t_pd)，衰减速率 | 过冲后等幅或衰减震荡 | 缩短走线、端接匹配、抑制多次反射 |
这张表，你在仿真时遇到异常波形，可以拿去一一对照。我个人习惯是先看过冲百分比，再算 Γ，再看有没有明显的周期振铃——顺序不对就可能漏掉核心问题。