首页
›
高速接口与互连
›
046-协议分析仪抓包与链路复现
›
《高速PCB信号完整性对抓包影响解析》
VIP20
本课程属于:046-协议分析仪抓包与链路复现
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
高速PCB信号完整性对抓包影响解析
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
信号完整性基本概念
定义 · 历史 · 现代高速设计挑战
信号完整性基本概…
定义
02
传输线理论
分布参数 · 特性阻抗 · 传输线模型
传输线理论
分布参数
03
阻抗控制
PCB叠层设计 · 线宽间距计算 · 阻抗值选择
阻抗控制
PCB
04
反射现象
反射系数 · 过冲与下冲 · 振铃机理
反射现象
反射系数
05
端接策略
串联端接 · 并联端接 · AC端接
端接策略
串联端接
06
串扰机理
容性耦合与感性耦合 · 近端串扰与远端串扰
串扰机理
容性耦合
07
减小串扰的方法
间距 · 屏蔽 · 布线顺序
减小串扰的方法
间距
08
过孔特性
过孔寄生电容与电感 · 过孔阻抗不连续
过孔特性
过孔寄生电容
09
过孔优化
背钻 · 过孔尺寸 · 过孔数量
过孔优化
背钻
10
差分信号基础
差分对原理 · 差分阻抗 · 共模抑制
差分信号基础
差分对原理
11
差分布线规则
等长 · 耦合间距 · 相位差
差分布线规则
等长
12
时序分析
建立时间 · 保持时间 · 时钟抖动
时序分析
建立时间
13
时钟信号完整性
时钟拓扑 · 端接 · EMI抑制
时钟信号完整性
时钟拓扑
14
电源完整性
IR压降 · PDN阻抗 · 去耦电容
电源完整性
IR
15
电源平面设计与去耦
电容布局 · 并联谐振 · 目标阻抗
电源平面设计
去耦
16
眼图测量
眼图形成 · 眼图参数(眼高 · 眼宽
眼图测量
眼图形成
17
眼图与误码率关系
BER浴盆曲线 · 裕量分析
眼图
误码率关系
18
S参数基础
S11反射 · S21插入损耗 · S12/S22
S参数基础
S11
19
仿真工具与流程
Hyperlynx · ADS · SIwave基本使用
仿真工具
流程
20
预加重与均衡
CTLE · FFE · DFE原理及应用
预加重
均衡
21
高速串行链路(SerDes)
架构 · 链路损耗 · 通道补偿
SerDes
高速串行链路
22
共模噪声与EMC
共模电流 · 共模扼流圈 · 屏蔽
EMC
共模噪声
23
回流路径设计
地平面完整 · 缝隙 · 残桩
回流路径设计
地平面完整
24
布线拓扑
点对点 · 菊花链 · 星形
布线拓扑
点对点
25
高速板材选择
介电常数 · 损耗角 · 玻璃编织效应
高速板材选择
介电常数
26
测试方法
TDR时域反射计 · VNA矢量网络分析仪
测试方法
TDR
27
信号完整性与数据包捕获关系
信号质量对数据解码的影响
信号完整性
数据包捕获关系
28
抓包失败案例分析
反射导致位错误 · 串扰导致同步丢失
抓包失败案例分析
反射导致位错误
29
高速PCB设计规则检查
走线长度 · 等长约束 · 阻抗匹配
PCB
高速
30
设计实例
从原理图到PCB的信号完整性优化流程
设计实例
PCB
所属VIP或分类
同VIP:EMI干扰抓包异常分析实战方法
同VIP:EMI整改中的协议抓包与异常复现验证
同VIP:Ethernet协议一致性测试方法