首页
›
高速接口与互连
›
045-TDR阻抗测试与连接器建模
›
《PCB叠层阻抗控制设计指南》
VIP20
本课程属于:045-TDR阻抗测试与连接器建模
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
PCB叠层阻抗控制设计指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
PCB叠层与阻抗控制概述
信号完整性基础 · 阻抗控制的意义 · 常见应用场景
PCB
叠层
02
传输线理论基础
特性阻抗 · 传播常数 · 反射与匹配
传输线理论基础
特性阻抗
03
微带线与带状线
结构 · 特性 · 优缺点对比
微带线
带状线
04
差分信号与差分阻抗
奇模/偶模阻抗 · 差分对设计要点
差分信号
差分阻抗
05
叠层结构设计原则
层数选择 · 电源/地平面分配 · 对称性要求
叠层结构设计原则
层数选择
06
常用PCB材料特性
FR4 · 高频材料(Rogers · Megtron)
PCB
常用
07
半固化片(PP)与芯板(Core)
厚度 · 树脂含量对阻抗的影响
PP
Core
08
铜箔类型与表面处理
电解铜 · 压延铜 · 表面粗糙度影响
铜箔类型
表面处理
09
阻抗计算公式与经验公式
IPC-2141 · 微带线近似公式 · 带状线公式
阻抗计算公式
经验公式
10
场求解器仿真基础
使用Polar SI9000 · HyperLynx等工具进行阻抗计算
场求解器仿真基础
Polar
11
层叠参数提取
线宽 · 线距 · 铜厚
层叠参数提取
线宽
12
多层板叠层设计实例
4层 · 6层 · 8层
多层板叠层设计实…
4层
13
高速信号层叠推荐
关键信号层 · 参考层 · 回流路径优化
高速信号层叠推荐
关键信号层
14
阻抗控制制造公差
蚀刻因子 · 层压偏移 · 介质厚度波动
阻抗控制制造公差
蚀刻因子
15
阻抗测试方法
TDR(时域反射计) · 差分探针 · 阻抗测试条设计
阻抗测试方法
TDR
16
测试条(Coupon)设计
长度 · 位置 · 与产品板的关系
Coupon
测试条
17
阻抗控制与PCB制程
压合参数 · 蚀刻工艺 · 阻焊影响
PCB
阻抗控制
18
阻焊层对阻抗的影响
阻焊介电常数 · 厚度 · 覆盖方式
阻焊层对阻抗的影…
阻焊介电常数
19
走线表面处理对阻抗的影响
OSP · ENIG · HASL等镀层影响
走线表面处理对阻…
OSP
20
设计规则与阻抗收敛
线宽/线距公差 · 参考层完整性 · 禁布区
设计规则
阻抗收敛
21
跨分割与阻抗不连续
过孔 · 焊盘 · stub
跨分割
阻抗不连续
22
过孔设计与阻抗
过孔残桩 · 反焊盘 · via stub控制
过孔设计
阻抗
23
背钻技术
原理 · 设计规则 · 对阻抗的改善
背钻技术
原理
24
叠层对称性与翘曲控制
铜分布 · 树脂流动 · 热膨胀系数匹配
叠层对称性
翘曲控制
25
混合介质叠层设计
Rogers+FR4混压 · 不同Dk材料的过渡
混合介质叠层设计
Rogers+FR4
26
高速接口阻抗要求
USB · HDMI · PCIe
高速接口阻抗要求
USB
27
阻抗控制文档输出
叠层图 · 阻抗计算表 · 制造说明要求
阻抗控制文档输出
叠层图
28
PCB厂商沟通与能力确认
阻抗公差能力 · 最小线宽/间距 · 最小介质厚度
PCB
厂商沟通
29
阻抗控制仿真与测试验证案例
从设计到量产的全流程
阻抗控制仿真
测试验证案例
30
阻抗控制常见问题与解决
阻抗偏低/偏高 · 批次差异 · 测试失败分析
阻抗控制常见问题
解决
所属VIP或分类
同VIP:3D仿真提取S参数操作详解
同VIP:ATE测试中TDR去嵌应用
同VIP:ATE测试系统TDR阻抗测量与信号完整性验证