1. PCB叠层与阻抗控制概述
各位好，我是老张，做高速数字设计十几年了。今天咱们开始聊PCB叠层和阻抗控制。别小看这门课——我见过太多板子，原理图画得漂亮，结果一上电就出问题。最后查来查去，根子都在叠层和阻抗上。
说白了，叠层就是PCB的骨架，阻抗控制就是给信号铺一条平坦的高速公路。你想想看，要是路面上全是坑，车能跑得快吗？
1.1 信号完整性基础
什么是信号完整性？我个人的理解很简单——信号在传输过程中，该什么样就什么样，别变形、别迟到、别串门。就这三条。
记得我刚入行那会儿，负责一块DDR3的板子。功能测试都过了，结果系统一跑高温就死机。查了整整两周，发现是地址线走线太长，反射导致信号过冲烧了驱动端。那次之后，我就把信号完整性刻进了骨子里。
信号完整性主要关注这几个方面：
- 反射 —— 阻抗不连续，信号往回弹。就像你对着墙喊话，回声会干扰你。
- 串扰 —— 一条线上跳变，隔壁线跟着抖。我以前遇到过相邻两根差分对串扰太大，眼图直接闭了。
- 时序 —— 信号到得早晚不一。时钟到了，数据还在路上，那就乱了。
- EMI —— 高频信号辐射出去，干扰别人也干扰自己。
这些问题的根源，说白了就是阻抗没控制好。所以我们要先搞清楚阻抗怎么来的，怎么管住它。
1.2 阻抗控制的意义
阻抗控制，简单讲就是让PCB上每段传输线的特性阻抗保持恒定。为什么这事这么重要？
我给你打个比方。你用水管浇花，水管粗细均匀，水流平稳。突然管子被踩了一脚，变细了——水就会在那一块喷出来（反射）。PCB上的信号也一样，阻抗突变的地方，能量就往外漏。
高速信号在PCB上走，理想状态是所有地方阻抗都一样。50欧姆就是50欧姆，别变。一旦变了，信号就会反射、损耗、畸变。
核心结论： 阻抗控制 = 信号完整性的基石。叠层设计就是为了实现这个目标。
我们常说的目标阻抗包括：
| 应用 | 目标阻抗 | 常见实现 |
|---|---|---|
| 单端信号（如DDR数据线） | 50 Ω | 微带线/带状线 |
| 差分信号（如USB、PCIe） | 90 Ω / 100 Ω | 差分对 |
| RF信号 | 50 Ω / 75 Ω | 共面波导 |
实际做项目的时候，我一般会在叠层设计阶段就把目标阻抗算死。因为一旦板子打了，改叠层比改走线痛苦十倍。
1.3 常见应用场景
并不是所有PCB都需要做严格的阻抗控制。但你只要遇到下面这些场景，阻抗控制就是绕不过去的坎。
- 高速数字接口： DDR3/4/5、PCIe、USB 3.x/4、HDMI、SATA、Ethernet。这些接口速率动辄Gbps级别，阻抗一偏波形就烂。
- 射频与微波电路： 天线馈线、PA匹配网络、混频器端口。RF设计对阻抗极其敏感，经常要精确到±5%。
- 高端消费电子： 手机主板、平板、笔记本电脑。空间狭小、层数多、密度高，阻抗控制要求严格。
- 汽车电子： 雷达模块、车载以太网、摄像头传输。环境恶劣，可靠性要求极高。
另外，现在很多芯片厂商会直接给出PCB叠层建议和阻抗目标。我的习惯是——先看厂商的参考设计，再根据自己工艺条件和板材做微调。
下面这张图是我整理出来的本章知识结构，帮你把信号完整性、阻抗控制和应用场景串起来：
你看，这三个部分其实是环环相扣的。没有信号完整性的知识，你没法理解为什么要控阻抗。不知道控阻抗的意义，你就不会去主动规划叠层。而应用场景，则是帮你判断——我这个项目，到底要不要花力气去控。
这章的内容就是我们整个课程的起点。后面每章我都会带着你，从叠层材料、结构计算、仿真验证到实际测试，把这个体系完整走一遍。相信我，学完这套课，再遇到高速设计，你心里就有底了。