第1章 PDN概述：电源分配网络的作用与重要性
做信号完整性这些年，我见过太多工程师把PDN当成“供电那点事”，觉得只要电压对、电流够就完事。其实，电源分配网络就像芯片的“血液系统”——血压不稳，器官肯定出问题。今天咱们就来聊聊PDN到底是什么，为什么它值得你花大功夫去研究。
1.1 什么是电源分配网络？
电源分配网络，英文全称Power Distribution Network，简称PDN。说白了，就是从电压调节模块（VRM）一直到芯片内部晶体管的那一整条路径。它负责把干净的直流能量输送到每个需要电的角落。
一套完整的PDN包含以下环节：
- VRM（电压调节模块）——电源的源头，把外部进入的电压转换成芯片所需电压（比如1.8V、1.2V、0.9V）。
- PCB电源层与地层——大面积的铜皮，相当于高速公路，电流在上面快速跑。
- 去耦电容——路边的“能量水库”，用来应付瞬态电流的突然变化。
- 过孔和走线——连接不同层的桥梁和路网。
- IC封装和片内PDN——芯片的“毛细血管”，把电送到每一个门电路。
你看，从大的电压调节器到微观的晶体管，每一环都藏着寄生电感和寄生电阻。这些寄生参数，恰恰是后面谐振问题的根源。
1.2 PDN的核心要求：目标阻抗
PDN到底要设计成什么样？业界有个经典概念叫目标阻抗（Target Impedance）。它告诉我们在所有工作频率下，PDN的阻抗都不能超过某个值，否则电压纹波就会超标。
目标阻抗的计算公式很简单：
Z_target = (Vdd × 允许纹波百分比) / 瞬态电流变化量举个例子：芯片供电1.2V，允许3%纹波（36mV），瞬态电流变化2A —— 那目标阻抗就是18mΩ。也就是说，从直流到几十甚至几百兆赫兹，PDN的阻抗都不能高于18毫欧。
不同频率段的阻抗要求差异很大：
| 频率段 | 主导元件 | 典型阻抗要求 |
|---|---|---|
| DC – 1kHz | VRM、大电容 | <10mΩ |
| 1kHz – 1MHz | 去耦电容（bulk cap） | <50mΩ |
| 1MHz – 100MHz | 小电容、PCB平面 | <100mΩ |
| >100MHz | 封装、片内网络 | <200mΩ |
我个人的习惯：在仿真之前，先手算一下目标阻抗。这样心里就有个“尺子”，后面看到曲线超了，马上知道该补电容还是改走线。
1.3 为什么PDN设计这么难？
刚入行时，我也以为只要把电容算够数就行了。结果有一次项目上DDR4总出时序错误，翻来覆去查，最后用VNA扫PDN阻抗，发现1.2V供电网络在15MHz处有个大尖峰——阻抗飙到了380mΩ。
为什么会这样？因为PDN里有寄生的电感和电容，它们会在特定频率上发生串联或并联谐振。并联谐振会把阻抗推高好几倍，正好超过目标阻抗，造成电压纹波过大，逻辑就乱了。
注意：串并联谐振经常成对出现。一个串联谐振（低阻抗区）旁边往往就跟着一个并联谐振（高阻抗区）。你要是只关注低频区域，很容易在中频“翻车”。
你想想看，现代芯片工作频率动不动上GHz，瞬态电流变化率又大，PDN里寄生参数一多，谐振点可能覆盖几十个频率范围。靠手动算电容值，已经远远不够了。
所以，我们才需要用阻抗仿真和模态识别来找出所有谐振点，然后有针对性地调整去耦方案。
1.4 PDN谐振幅态——本章核心
什么是谐振幅态？说白了，就是PDN在不同频率下呈现出来的“阻抗形态”。每个谐振点对应一种能量分布模式。我们通过提取这些模态，可以知道：
- 哪个频率点会出问题？
- 问题区域在板子上的哪个位置？
- 需要加哪种电容（容值、种类、放置位置）来抑制它？
下图展示了PDN从VRM到芯片的典型结构，这就是我们后续要做模态分析的物理对象。
PDN设计黄金法则：目标阻抗是死线，谐振模态是红绿灯。先扫出来，再“对症下药”——加对电容、放对位置、用对数量。
我曾经在后期的项目调试中，就是靠着这张阻抗曲线图，把一颗DDR3的电源纹波从120mV压到了18mV。那时我才真正明白：PDN不是“供电”，而是“电磁兼容的缩影”。
好了，这一章先给你搭好基础框架。后续我们会一步步深入，手把手演练怎样在实际PCB中提取阻抗曲线、识别谐振模态、并给出优化方案。你准备好了吗？