Skew 的分类：通道、驱动器、接收器
聊到 Skew，很多工程师第一反应就是「PCB 走线没等长」。其实没那么简单。在我的调试生涯里，遇到过不少案子——板子量出来走线等长完全没问题，但眼图就是张不开。后来追查才发现，问题压根不在 PCB 上，而是芯片内部的驱动器或接收器出了状况。
所以，咱们得把 Skew 拆开来看。我个人习惯把它分成三块：通道 Skew、驱动器 Skew、接收器 Skew。搞明白这三者的区别和测量手段，你才能精准定位问题。下面这张图，就是我对 Skew 分类的总体认知框架。
明白了吧？通道 Skew 是 PCB 和互连的「物理债」，驱动器 Skew 和 接收器 Skew 是芯片工艺的「性格差异」。三者叠加起来，才是你从示波器上读到的总 Skew。接下来，我一个一个拆解。
1. 通道 Skew：最直观，也最容易「背锅」
说白了，通道 Skew 就是信号在 PCB 走线、过孔、连接器里跑的时候，P 和 N 两条路径因为物理长度、材料特性不同造成的时延差。这玩意儿是其他 Skew 的基础，也是最容易测量和修正的。
- 根本原因：两条走线的物理长度不一样。哪怕差 10 mil，在高频 USB 信号下都能产生肉眼可见的 Skew。
- 次要因素：玻纤效应（FR4 材料中玻璃纤维和树脂的介电常数不同）；过孔残桩带来的电容差异；连接器端子的长度差异。
我建议你遇到眼图闭合的时候，先别急着怀疑芯片。先把通道 Skew 排除掉。用 TDR（时域反射计）去量一下两条走线的实际长度，或者直接用网络分析仪测差分插入损耗的相位差。方法很成熟，我就不赘述了。
2. 驱动器 Skew：芯片内部的「偏心」
通道 Skew 搞定了，眼图还是有问题？那咱们就得往芯片里面看了。驱动器 Skew，也就是 TX Skew，指的是 USB 发射器内部 P 和 N 两条路径在输出信号时，因为上拉/下拉驱动管的开关速度不同，或者预加重/去加重波形不对称，从而产生的时延差。
为什么会这样？你想想看，在现代深亚微米工艺下，PMOS 和 NMOS 的迁移率天生就不一样。如果芯片没有在输出级做精确的 P/N 匹配，那上升沿和下降沿的差别就会「翻译」成 Skew。我遇到过一块号称「零 Skew」的 re-driver 芯片，结果量出来四个差分通道的 TX Skew 差到了 50 ps —— 最后发现是芯片内部某个 PLL 输出路径没做对称布线。
| 现象 | 可能原因 | 排查手段 |
|---|---|---|
| 上升沿比下降沿快很多 | PMOS 驱动管尺寸/偏置不匹配 | 单端测量 D+ 与 D- 的上升/下降时间 |
| 预加重脉冲在正负端幅度不一致 | 预加重 DAC 的 P/N 通路不对称 | 用高速实时示波器抓取归一化波形 |
| 不同数据码型下 Skew 变化 | 片内输出级有动态偏置效应 | PRBS 码型扫频 + 眼图模板测试 |
3. 接收器 Skew：被「眼图闭合」掩盖的元凶
接收器端的 Skew 最隐蔽。为啥？它不是在差分信号到达的瞬间产生的，而是体现在芯片内部怎么去「解读」这对信号。典型的接收器 Skew 包括：
- 输入比较器阈值不匹配：接收器内部把差分信号转成单端时，D+ 和 D- 通道的翻转阈值不一样。一个在 50 mV 翻转，另一个在 60 mV 翻转，这种差异直接造成时延差。
- 采样时钟相位偏移：CDR（时钟数据恢复）电路给 P 和 N 分配的采样时钟边沿不一致。这就相当于两个眼睛看同一个位置，但一个早睁 10 ps，一个晚闭 10 ps。
- 均衡器不对称：CTLE（连续时间线性均衡器）或 DFE（判决反馈均衡器）的 P/N 支路增益、极点频率不匹配。
我记得有一次做 USB 3.0 合规性测试，眼图测量结果始终压线失败。通道和驱动都排查过，没问题。最后用芯片厂商提供的内部测试模式，强制向接收器注入对称测试码流，再读取芯片内部寄存器里的 CDR 相位误差值……这才发现，接收端的采样时钟有个 15 ps 的固定偏移。这就是接收器 Skew 在作祟。
三类 Skew 的调试优先级
在实际调试中，我建议按这个顺序排查：
- 先排除通道 Skew（TDR / 差分阻抗测试，最可控）
- 再评估驱动器 Skew（回环测试 + 单端上升/下降时间测量）
- 最后定位接收器 Skew（芯片内部寄存器 / 测试码流模式）
这样做的好处是——每一步都可以切分问题域。你不需要一开始就去翻芯片 datasheet 里的 Skew 参数。先把最确定的物理因素搞定，剩下的两只「虫」就好抓了。