信号完整性基础：你不得不懂的四件事
做高速PCB设计，什么是绕不过去的坎？我个人的答案是：信号完整性。说白了，信号完整性就是保证从芯片发送出去的信号，在到达接收端时依然“干净”、不失真。这不是玄学，而是基于传输线理论、反射、上升时间等底层物理。今天我把这四个最基础的概念拆开讲透，每个都带上我在项目里踩过的坑。
1. 传输线理论——信号不是一下就能过去的
很多工程师刚接触高速设计时，以为PCB上的走线就是根理想的导线，信号从这头瞬间到那头。但实际情况呢？当信号频率高到一定程度，走线就变成了传输线。你想想看，一个信号跳变沿的时间如果比走线延迟还短，那信号在走线上就不能被看作瞬间建立，而是像水波一样慢慢传播。
传输线的核心参数是特性阻抗 Z₀。它描述了走线对信号呈现的瞬态阻抗是多少。常见的微带线、带状线，阻抗往往设计成50Ω或100Ω差分。
我常跟团队说一句话：“50Ω不是玄学，是传输线的‘身份证’。”如果收发两端阻抗不一致，反射就来了。
关键公式（只要记住这个就够了）：
Z₀ = sqrt(L / C) （单位长度电感和电容决定特性阻抗）实际项目中，板厂会通过调整线宽、介质厚度、介电常数来控制阻抗。我们设计时给出目标值，剩下的交给加工方保证。
2. 反射与振铃——信号在走线上“弹来弹去”
反射是我的老本行，也是大多数人第一次被信号完整性“坑”的地方。反射的根源只有一个：阻抗不连续。信号走到某个点，如果阻抗突变，一部分能量被反射回来，一部分继续向前。反射回来的信号和原信号叠加，就会产生振铃（ringing）或过冲。
反射系数 Γ 决定反射幅度：
Γ = (Z_load - Z₀) / (Z_load + Z₀)- 匹配时 Γ=0，无反射
- 开路时 Γ=+1，信号全反射（幅度加倍）
- 短路时 Γ=-1，信号反相反射
我曾经在一个DDR3项目中，地址线没做端接，结果波形振铃高达1.5V，接收端误触发。后来在末端加了一颗33Ω串联电阻，振铃直接降到了0.3V以下。切记——反射不是靠运气解决的，是算出来的。
避坑指南：
振铃小还好，如果振铃的峰值超过IO耐压，轻则误码，重则烧芯片。我曾经见过某产品因为DDR CLK线振铃打坏了接收端，整个批次的板子都得飞线。所以，阻抗控制 + 端接匹配，是高速PCB的“安全带”。
3. 上升时间与带宽——你的信号到底有多快？
很多工程师只盯着时钟频率，觉得1GHz的信号才叫高速。但我得说：真正决定信号速度的是上升时间（tr），而不是频率。一个上升时间0.5ns的1MHz方波，比上升时间10ns的100MHz方波更难处理。
为什么？因为上升时间越短，信号包含的频谱分量越宽。带宽（BW）和上升时间的关系：
BW ≈ 0.35 / tr （对于典型的一阶RC系统）举个例子：如果 tr = 1ns，那么信号的有效带宽大约350MHz。这意味着你的PCB走线、过孔、连接器，都得能支持到350MHz的频率范围，否则信号的高频分量就会被衰减，导致上升沿变缓。
我习惯在项目初期先问芯片的上升时间，而不是只看数据手册上的运行频率。很多USB 2.0芯片的上升时间只有几百皮秒，实际上对SI的要求比USB 3.0还高。
| 上升时间 tr | 近似带宽 BW | 典型应用 |
|---|---|---|
| 1 ns | 350 MHz | DDR3-1600、千兆以太网 |
| 500 ps | 700 MHz | DDR4-3200、PCIe Gen3 |
| 100 ps | 3.5 GHz | DDR5、PCIe Gen4/5、HDMI 2.1 |
| 50 ps | 7 GHz | 112Gbps SerDes、光模块 |
我的设计小技巧：
在评估信号完整性时，先看上升时间。比如一个tr=300ps的信号，我会建议把布线长度控制在2~3英寸以内，否则传输线效应就躲不掉了。如果不确定，就先用仿真跑一下。我记得有一个项目，客户反馈信号偶尔出错，查了两天发现是上升时间太快，而走线有6英寸长，反射严重。改短走线后问题消失。
4. SI基本概念——四个维度搞定信号质量
信号完整性（SI）不是单个指标，而是一个“组合拳”。我把它归纳成四个维度：
- 时序：信号到达时间是否满足建立/保持时间
- 幅度：信号高低电平是否在阈值范围内
- 边沿：上升/下降时间是否足够陡峭，又不至于产生太大振铃
- 噪声：串扰、电源噪声、地弹等是否影响信号判断
这四个维度互相影响。比如走线太细导致阻抗升高，会减小信号幅度；走线太长导致延迟增大，可能影响时序。好的SI设计就是在这些约束中找到平衡点。
本章知识点结构图
下面这张图把上面四个部分串起来了——我从传输线引出反射，再通过上升时间关联到带宽，最终落到SI综合评估。你可以把它打印出来贴在办公桌旁边。
总结一下
这一章我们讲了传输线、反射、上升时间/带宽、SI基本概念。这四个东西是互相关联的：传输线决定阻抗 → 阻抗不连续产生反射 → 反射导致波形畸变 → 上升时间影响畸变频率成分 → 最终在SI四维度里表现出来。你设计每一根高速走线时，都可以用这个链条去推理：走线该多宽？要不要端接？能不能走长？