第3章 传输线理论基础：特性阻抗、传播延迟、反射系数、时域与频域

3.1 为什么要搞懂传输线？

很多刚入行的硬件工程师觉得，走线不就是连上就完事了吗？

我年轻时也这么想。直到有一块 8 层板测出眼图一团糟，查了整整三天才发现是 5cm 的微带走线阻抗没控好。嗯，从那以后我老老实实啃起了传输线理论。

说白了，高速信号在 PCB 上不是“导线”里的电流，而是“电磁波”在介质里传播。你把它当传输线看，很多奇怪的问题就有了答案。

3.2 特性阻抗 Z₀：工程师最熟悉的陌生词

特性阻抗 Z₀ 不是直流电阻，也不是你拿万用表能测出来的东西。它是传输线在行波状态下，电压与电流的比值，只取决于线宽、铜厚、介质高度和介电常数。

举个例子：一根 50Ω 的微带线，信号进去是 1V，那么电流大约是 20mA。但如果阻抗突变到 75Ω，电流就会变，反射就来了。

参数	公式	典型值（FR4）
微带线 Z₀	87 / √(εr+1.41) · ln(5.98h / (0.8w+t))	50~55Ω
带状线 Z₀	60 / √εr · ln(4h / (0.67π w(0.8+t/w)))	45~50Ω
差分 Z₀	2·Z₀(单端) · (1 - 0.48·e^(-0.96·s/h))	90~100Ω

3.3 传播延迟 Tpd：信号到底跑多快？

信号在 PCB 上的速度大约是光速的 40%~70%。FR4 的介电常数 4.2~4.5，速度大概 14~15cm/ns。

传播延迟 Tpd = 1.017 · √εr (ns/ft) 或者直接用 85ps/inch 估算（FR4 下）。

你想想看，如果一组 8 位数据线长度差 1 inch，时间差就是 85ps。对于 DDR3-1600（时钟 800MHz，UI=1.25ns），这 85ps 的 skew 可能吃掉 7% 的时序裕量。

3.4 反射系数 Γ：信号被弹回来的规则

反射系数 Γ = (Z_L - Z₀) / (Z_L + Z₀)。当负载阻抗 Z_L 等于 Z₀ 时，Γ=0，完美匹配。开路时 Γ=1，短路时 Γ=-1。

反射会造成过冲、下冲、振铃。我在项目中见过一个案例：时钟线末端没串电阻，50Ω 源端直接接 CMOS 输入（高阻抗），反射系数接近 1，过冲达到 4.2V（3.3V 器件），每次周期都触发 ESD 保护——芯片一个月就烧了。

负载状态	ZL	Γ	现象
匹配	=Z₀	0	无反射，信号完整
开路	∞	+1	电压加倍，严重过冲
短路	0	-1	电压反相，下冲
容性	1/jωC	负虚数	上升沿变缓，振铃

3.5 时域与频域：一双眼睛看透信号

时域是你用示波器看到的波形——电压随时间变化。频域是你用频谱仪看到的——能量随频率分布。

一个方波，时域看是 0→1→0 的跳变，频域看是基波 + 奇次谐波的叠加。3 次谐波幅度是基波的 1/3，5 次是 1/5，以此类推。

为什么理解这个重要？因为传输线对不同频率的阻抗不同。介质损耗随频率升高而增大，趋肤效应让高频电阻变大——你拿时域测 100MHz 的眼图，其实已经包含了高达 500MHz 的谐波成分。

# 简单的时域反射（TDR）原理示意
# 用 50ps 上升沿的脉冲注入 Z₀=50Ω 的线
# 在 t=1ns 时遇到一个 75Ω 的突跳
# 反射系数 Γ = (75-50)/(75+50) = 0.2
# 反射电压 V_ref = 0.2 * V_in
# 测量点会在 t=1ns+往返延迟后看到反射台阶

我在调试 10Gbps 信号时，习惯先用频域 S 参数看回波损耗，再用时域 TDR 看阻抗突变位置。两种视角互相印证，往往能快速定位问题。

3.6 两分钟扫清盲区：快速记忆卡

• 特性阻抗：行波状态下 V/I 的比值。控阻抗就是控线宽 + 层叠。
• 传播延迟：信号在介质中跑 1 inch 需要的时间。FR4 ≈ 85ps/inch。
• 反射系数：交界处的不匹配程度。完美匹配 = 无反射。
• 时域：看波形、眼图、TDR。适合定位阻抗突变和过冲。
• 频域：看 S 参数、谐振、损耗。适合评估信道带宽和串扰。