第2章 信号完整性与阻抗控制的重要性

信号完整性，说白了就是信号在传输过程中还能不能保持本来面目。我刚开始做高速PCB的时候，总觉得只要走线通了就行，结果板子一跑起来，眼图乱成一团。后来才明白——阻抗控制是信号完整的根，这根扎不稳，后面全是坑。

2.1 反射是怎么来的？

反射的本质，就是阻抗突变。你想想看，信号沿着传输线走，就像水在管道里流。管道粗细一致，水流平稳；突然管子变细了，水就会反弹回来。电信号也一样，当它遇到阻抗不连续的点，一部分能量就会往回弹。

反射的大小用反射系数 Γ 来描述：

Γ = (Z_load - Z_0) / (Z_load + Z_0)

其中 Z_0 是传输线的特性阻抗，Z_load 是负载阻抗。Γ = 0 表示无反射，这是理想情况；Γ = 1 表示开路，信号全反射；Γ = -1 表示短路。我在一个DDR3的项目里遇到过走线阻抗设计成50Ω，结果接收端芯片输入阻抗只有30Ω出头，算下来反射系数0.25，眼图直接闭合。

2.2 过冲与振铃——反射的两种面孔

反射信号叠加到原信号上，就会产生两种典型失真：过冲和振铃。很多人分不清，我刚开始也搞混过。简单说：过冲是第一次反射造成的电压超调，振铃是多次反射形成的衰减振荡。

为什么会产生振铃？因为反射波到达源端后，如果源端阻抗也不匹配，又会再次反射回负载端。这样来回弹，信号就像敲了钟一样晃个不停。我曾经调试过一块FPGA板，时钟线长了30mm，没做阻抗控制，示波器一看，过冲超过1.2V，振铃持续了5ns——整整半个时钟周期。

2.3 反射、过冲、振铃对系统的影响

这三种现象不是纸上谈兵，它们会直接导致系统挂掉。我归纳了几条血泪教训：

• 误码：反射造成的过冲可能把逻辑“0”误判成“1”，或者反过来。接收器的阈值窗口只有几百毫伏，过冲或下冲只要超过阈值，数据就错了。
• 时序塌缩：振铃会让信号的跳变沿变得不干净，建立时间和保持时间都受影响。本来裕量就不多，振铃一来，时序直接就红了。
• EMI灾难：过冲和振铃的高频分量会通过走线辐射出去。我遇到过一块板子，辐射测试超标12dB，最后查出来就是一根没有匹配的地址线在振铃。
• 长期可靠性：持续的过冲会加速晶体管栅氧化层的老化。虽然不会立刻坏，但几年后板子就开始莫名其妙地复位。

2.4 阻抗控制——解决一切反射问题的根本

反射、过冲、振铃，根源都在阻抗不匹配。所以从设计源头就要做三件事：控制阻抗、匹配阻抗、保持阻抗连续。

我个人习惯在PCB布局前先用计算工具算出目标阻抗对应的线宽和叠层。别相信“差不多”，差5Ω在高速信号上就可能引起0.1V的过冲。你想想看，如果信号摆幅只有1.0V，0.1V的过冲就是10%的裕量损耗。

归根结底，做好阻抗控制就是做好信号完整性的第一步。你想想看，一根理想的传输线，信号从源到负载，干干净净，不反射、不过冲、不振铃——那高速设计里90%的问题就都解决了。剩下的10%是电源完整性和串扰，那些后面再聊。