阻抗连续性基本概念

今天聊三个基础概念——特性阻抗、反射系数、TDR原理。

别觉得简单,我当年刚开始做SI仿真的时候,就是没吃透这几个东西,结果定位一个SDIO问题花了整整两天。后来发现,说白了就是阻抗没对。所以咱们一步步来,先把根扎稳。

特性阻抗:传输线的“固有脾气”

什么是特性阻抗?你想象一根传输线,信号在里边走的时候,它看到的是一个固定的阻抗值。这个值由线宽、介质厚度、介电常数、铜厚这些物理尺寸决定,跟信号频率关系不大(实际略有变化,但概念上我们当常量用)。

单位是欧姆。SDIO通常做50Ω,DDR走线可能做40Ω或单端50Ω。我个人习惯是先把目标阻抗定好,再反推层叠和线宽。

参数影响趋势备注
线宽增加特性阻抗降低宽线电容大
介质厚度增加特性阻抗升高远离参考面
介电常数增大特性阻抗降低信号速度变慢
铜厚增加特性阻抗微降边缘场影响

有一点要注意:特性阻抗是传输线的“固有属性”,跟负载接没接没关系。你测开路或者短路,线本身的特性阻抗是不变的。我遇到过有人拿万用表量PCB走线两端,说“怎么不是50Ω?”——那是直流电阻,跟特性阻抗两码事。

反射系数:阻抗不连缀的“罪魁祸首”

信号从驱动端发出,沿着传输线往前跑。跑到一个阻抗突变的地方——比如走线换层、过孔、焊盘、或者终端没匹配——那么一部分能量会反弹回来,一部分穿过去。反弹多少?用反射系数Γ描述。

Γ = (ZL – Z0) / (ZL + Z0)

Z0是传输线特性阻抗,ZL是负载或突变点的阻抗。Γ的取值范围是-1到+1。Γ=0表示完美匹配,没有反射。Γ=+1相当于开路,全部反弹且极性相同。Γ=-1相当于短路,全部反弹但极性相反。

个人经验:SDIO的CLK线如果反射系数超过0.2,眼图基本就闭合了。我调过一块板子,CLK过孔背钻没做,反射导致时钟边沿抖动,差点以为是芯片问题。最后用TDR一测,反射峰正好在过孔位置。

你想想看,反射回来的信号会叠加在原信号上,造成过冲、振铃、台阶。严重的情况下,接收端采到错误逻辑。所以阻抗连续性是高速信号设计的命门。

时域反射(TDR):用“雷达”看传输线

TDR原理不复杂:往传输线里送一个快速上升的阶跃信号(比如上升时间35ps),然后观察反射回来的波形。反射波的时间位置告诉你阻抗不连续点的位置,反射波的大小告诉你阻抗突变的幅度。

计算公式很简单:

d = (t × v) / 2

d是距离,t是反射波往返时间,v是信号在介质中的传播速度(大约光速的60%左右,取决于介电常数)。

我建议你记住一张标准反射波形对照表,离线调试时非常有用:

反射波形形状对应的阻抗变化常见场景
正向台阶(上跳)阻抗增大(ZL > Z0)开路、断线、线宽变细
负向台阶(下跳)阻抗减小(ZL < Z0)短路、过孔、焊盘、线宽变粗
尖峰后回平电容性不连续过孔反焊盘偏小、接线端
凹陷后回平电感性不连续过孔反焊盘偏大、细窄走线
避坑指南:我曾经用TDR测一条SDIO数据线,波形显示在50mm处有个负向台阶,我以为是过孔,结果拆掉保护漆一看——那地方有个走线拐角,线宽收缩了。所以TDR只能告诉你“这里有问题”,具体是什么还得结合PCB布局分析。

知识结构图:三者的关系

阻抗连续性核心概念关系图 阻抗连续性 特性阻抗 Z₀ 反射系数 Γ 时域反射 TDR 由线宽、介质厚度、 介电常数、铜厚决定 Γ = (ZL-Z0)/(ZL+Z0) 匹配则Γ=0,不匹配则反射 阶跃发射 → 反射接收 时间→距离,幅度→阻抗 核心逻辑 Z₀是传输线基础参数 → 阻抗突变产生反射 → TDR测量反射波形反推位置和幅度

思考题

  • 一条50Ω的传输线,中间突然变成40Ω,那么反射系数是多少?反射回来的能量占总能量的比例?(提示:功率反射系数是|Γ|²)
  • TDR测出一条走线在200ps处有一个上跳台阶,介电常数εr=4.2,估算不连续点距离信号源多远。

一句话总结:特性阻抗是线自身的属性,反射系数描述不匹配的程度,TDR是定位不匹配点的眼睛。三个概念串起来,你就能读懂SDIO走线里任何一段的“健康状况”。