LVDS的EMI优势：为什么比单端信号EMI低？

面试官问到这个问题，你会怎么答？

很多人第一反应就是「差分信号能抵消噪声」。没错，但这个回答太单薄了。我面试过不少人，能说全的不到三成。今天我把核心逻辑拆开讲，看完你就知道怎么把这个问题答出深度。

差分信号：噪声抵消的物理基础

先看看单端信号的问题。单端用一根线传信号，电流走线，回流走地。信号频率一高，这个回路就是个环形天线。环路面积越大，辐射越猛。你想想看，一个20cm长的信号线，回路再兜个圈，EMI能不大吗？

LVDS呢？它用两根线走差分对。电流从P跑到N，再从N流回来。两个方向相反，走的路径几乎重合。用比奥-萨伐尔定律一看就明白了：两根导线电流方向相反，产生的磁场互相抵消。理想情况下，外部辐射近乎为零。

举个例子。我在调试一块FPGA板时，单端LVTTL时钟跑100MHz，EMI测试在125MHz频点超标了6dB。后来换成LVDS差分时钟，同样的PCB布局，同样的频率，余量直接多了8dB。没加一颗额外的滤波器件。

低电压摆幅：电场辐射的减法

单端信号为了噪声容限，电压摆幅动辄3.3V甚至5V。每跳变一次，dV/dt巨大，电场辐射跟着飙升。LVDS的电压摆幅只有350mV，差了接近10倍。

你可能会问：摆幅小了，EMI怎么就低了？

辐射强度和电压摆幅呈线性关系。辐射功率正比于 V²。3.3V的辐射能量约是350mV的89倍。这个差距，你后端加多少滤波器都补不回来。

电流驱动模式：低dv/dt与低di/dt

单端信号是电压驱动。你推VOH和VOL，电容充放电瞬间电流很大。这个di/dt会引起地弹和电源噪声，扩散开来又是EMI。

LVDS不一样。

它用恒流源驱动。我记得TI和NS的早期应用手册里都讲过：LVDS驱动器内部是个3.5mA的电流源，外接100Ω终端电阻，产生350mV压降。信号跳变时，电流方向切换，但总电流变化很小。电压摆率由输出晶体管的开关速度决定，可以通过设计控制得比较平缓。

说白了，单端是「猛冲猛打」，LVDS是「温柔切换」。EMI自然低。

对比项	单端信号（LVTTL为例）	LVDS
驱动方式	电压驱动（推挽）	电流驱动（恒流源）
电压摆幅	3.3V	350mV
辐射相对强度	高（约10～100倍）	低
dv/dt敏感度	高	低
di/dt冲击	大（充放电峰值电流）	小（电流方向切换，幅值恒定）

共模抑制：来自接收端的第二道防线

EMI不仅是辐射出去的问题，还有被干扰的问题。

单端信号接收端只感应单根线的电压。共模噪声进来，直接叠加到信号上。你走线再漂亮，电源不干净，信号就悬了。

LVDS接收器是个差分放大器。它放大的是V+ − V-，对(V+ + V-)/2的共模变化不敏感。理论上共模抑制比（CMRR）能到80dB以上。实际芯片做到50～60dB没问题。

我曾经遇到一个问题：板子上有个DC-DC，开关频率1.2MHz，纹波窜到了LVDS线上。单端信号直接误码，但是同一组LVDS差分对传的视频流纹丝不动。就是因为差分接收器把共模纹波给干掉了。

回流与回流路径：小环路的天然优势

单端信号的回流路径是个麻烦事。高频信号的回流电流会沿着最近的地平面走。你绕个弯，回流也跟着绕，环路面积就大了。环路面积越大，EMI越差。

LVDS的回流在差分对内部就完成了。P线和N线的电流大小相等、方向相反，净电流为零。所以对地平面的回流需求很小。即便地平面不完整，LVDS也能维持比较小的信号环路。

当然，这不表示你可以随便走线。我还是建议保持差分对参考地平面连续，但相比单端，LVDS对地平面的依赖低了一个量级。

实际上不光是辐射问题

很多工程师只关注LVDS辐射低，其实它的抗干扰能力同样出色。
面试时你可以这样总结：

• 发射端：磁场抵消 + 低摆幅 + 低di/dt → 向外辐射少
• 接收端：差分放大器共模抑制 → 抗外部干扰强
• 传输线：回路小 → 不易耦合外界能量

三者合一，才是LVDS在EMI方面吊打单端信号的完整原因。