LVDS基础：什么是LVDS？工作原理与特点
面试的时候，经常有人一上来就背定义——"LVDS是低压差分信号，Low Voltage Differential Signaling"。但你要是问我，我更喜欢说：LVDS就是一对儿导线，通过很小的电压摆动，把数据稳稳当当地送过去，而且不惹事（EMI很低）。 这个"不惹事"的特性，是它能在高速接口里混得开的核心原因。
我自己刚做硬件那会儿，还用过5V的RS-422，后来第一次用LVDS时，看到示波器上那点摆幅（才350mV左右），心里直嘀咕：这么小个信号能传几米？结果还真能，而且功耗比电平摆幅大的方案低了一个数量级。嗯，从那以后我对LVDS就"路转粉"了。
1.1 到底什么是LVDS？
LVDS是一种电流驱动的差分信号技术。它的物理层很简单：一个恒流源（典型3.5mA）接到一对差分线上，在接收端并一个100Ω的终端电阻，电流流过电阻就产生电压差。这个电压差大约350mV，就是我们要传的逻辑"0"或"1"。
- 差分信号：用两根线的电压差表示数据，不是对地电压。
- 低压摆幅：典型350mV，比TTL的3.3V或CMOS的1.8V小得多。
- 电流驱动：发射端是电流源，不是电压源。这点和很多传统接口完全不同。
- 低功耗：静态功耗约1.2mW（3.5mA × 350mV，考虑双端）。
1.2 工作原理图解
光说概念不行，咱们画张图就清楚了。下面这张SVG把LVDS的发射—传输—接收链路画了出来。我在项目里调试时，经常拿着这张图对PCB走线，看哪段有反射。
核心理解：LVDS并不靠大摆幅传输信号，而是靠电流的方向变化。接收器只看差分电压极性，不看值。所以即使共模电压漂移了几百毫伏，只要差分极性不变，数据依然正确。这也是LVDS抗共模干扰强的根本原因。
1.3 特点与关键参数对比
为了面试时能说出"和其他差分标准比，LVDS的优势在哪儿"，我整理了一个对比表。这个表我曾经自己做项目选型时用过，可以节省不少时间。
| 参数 | LVDS | CML（电流模式逻辑） | LVPECL（低压PECL） |
|---|---|---|---|
| 差分摆幅 | 350mV（典型） | 400~800mV | 600~800mV |
| 共模电压（Vcm） | 1.2V（典型） | Vcc-0.2V（约1.8V） | Vcc-1.3V（约1.3V） |
| 功耗（静态） | 低（~1.2mW/对） | 中（~10mW/对） | 高（~30mW/对） |
| EMI辐射 | 很低（摆幅小，边沿可控） | 中（摆幅稍大，边沿陡） | 较高（摆幅大，共模变化大） |
| 最高速率 | ~3.125 Gbps（典型） | ~10 Gbps | ~5 Gbps |
| 终端接法 | 100Ω跨接接收端 | 50Ω到Vcc或Vcc-2V | 50Ω到Vcc-2V |
避坑提醒：我曾经在一个项目中用了LVPECL接口来长距离传输，结果辐射超标，花了两周加屏蔽。后来换成LVDS，同样的PCB布局，EMI直接降了15dB。所以如果你对EMI有硬指标，LVDS几乎是第一选择。
1.4 实际项目中的关键点
理论知识背熟了，面试官还会追问："你说说实际用起来要注意什么？" 下面是我自己的几个经验，分享出来：
- 终端电阻必须靠近接收器引脚，不能放过孔，不能串电感。有一次我在原型板上用了一个0603电阻，距离接收器引脚超过了5mm，结果眼图闭合了。用示波器一量，反射波冲到了500mV。——教训就是，终端电阻的位置决定了信号完整性。
- AC耦合电容：如果收发两端共模电压不一样，或者需要隔离直流，必须在源端或负载端串100nF的电容。但要注意，AC耦合后接收器的偏置必须自己提供（通常用电阻分压到1.2V）。
- 差分走线要等长、等宽、同层，间距要精确控制。我一般让P和N的线宽差不超过1mil，长度差不超过5mil，间距保持3倍线宽。这样才能保证差分阻抗为100Ω。
- 共模扼流圈：如果EMI还是超标，可以在靠近连接器的地方加一个共模扼流圈（例如TDK ACT45B）。但加了之后会轻微降低信号上升沿，需要验证眼图余量。
面试加分项：当面试官问“LVDS的EMI为什么低”时，你可以展开三个原因：
- 摆幅小——辐射能量与电压平方成正比，350mV比3.3V小两个数量级。
- 差分结构——远场辐射互相抵消，共模能量被终端吸收。
- 边沿斜率可控——LVDS驱动器通常有预加重或摆率控制，不会产生高频谐波。
总结一句话：LVDS用极小的电压摆动，靠电流方向传递信息，天生就适合高速低功耗低EMI的场景。 把它理解透了，后面再讲布线、端接、EMI抑制时，你就能自己推导出很多设计规则。