第2章 LVDS信号特性:差分信号、共模电压、摆幅

做LVDS设计,第一件事就是要吃透它的信号特性。很多人上来就布线、调匹配,结果EMI问题一大堆,回过头来才发现——连LVDS怎么工作的都没搞清楚。这一章,我们就从最根本的三个概念说起。

2.1 差分信号——LVDS的底气所在

LVDS的核心就是差分传输。什么叫差分?简单说,就是用两根线传一个信号,一根走正,一根走负,接收端只看它们的差值。

我个人习惯把差分信号比作「跷跷板」。一端往上摆,另一端就往下摆,幅度一样,方向相反。接收端只关心两端的差值,对外界的共模噪声天然不敏感。你想想看,如果外部噪声同时耦合到两根线上,差值基本不变——这就是差分信号的抗噪底气。

关键点: LVDS的差分摆幅只有 350 mV(典型值),但依靠差分结构,依然能可靠传几百Mbps甚至上Gbps的信号。

我在项目中遇到过一件事:某款平板显示器的LVDS链路,一开始用了单端走线做时钟,结果辐射超标快10 dB。后来换成差分对,什么都没改,EMI直接就过了。说白了,差分结构本身就是最好的EMI抑制手段。

2.2 共模电压——被忽视的稳定锚

共模电压,就是两根差分线上直流分量的平均值。LVDS标准要求共模电压在 1.125V ~ 1.375V 之间,典型值是 1.25V。

为什么要有共模电压?我简单解释一下:

  • 保证接收器工作在偏置区: LVDS接收器内部是差分放大器,需要合适的直流偏置才能线性工作。
  • 提供噪声容限: 共模电压给信号上下各留了约 1V 的空间,防止信号削顶或削底。
  • 影响EMI: 共模电压如果漂移,会导致差分信号不对称,产生共模电流——这是辐射的主要来源。
经验之谈: 我建议你在LVDS输出端加一个共模扼流圈(CMC),它只抑制共模电流,不影响差分信号。这是我手里十几个项目验证过的做法,对降EMI非常有效。

2.3 摆幅——350mV的智慧

LVDS的差分摆幅只有 250 mV ~ 450 mV,典型值是 350 mV。为什么选这么小的摆幅?

  1. 低功耗: 摆幅小,电流小,功耗自然低。LVDS每通道功耗才 1.2 mW 左右。
  2. 高速: 摆幅小,电平转换快,信号上升沿/下降沿更陡,能支持更高的传输速率。
  3. 低EMI: 信号能量小,辐射的电场强度就低。350 mV 的摆幅是E与dBuv/m折中的结果。

但摆幅小也有代价——对噪声更敏感。350 mV 的摆幅,如果PCB上串扰有 50 mV,那噪声容限就被吃掉很大一部分。所以LVDS布线必须控制阻抗、保证回流、远离干扰源。

切记: LVDS摆幅不要随意加大!我在一个项目中试过把驱动电流调高20%,想提高信号质量,结果辐射超标 6 dB,得不偿失。LVDS的摆幅是标准定义的,别去动它。

2.4 三者的关系

差分信号、共模电压、摆幅,这三者不是孤立的。我来理一下它们的逻辑:

  • 差分信号是传输的主体,决定了信号完整性和抗噪能力。
  • 共模电压是直流基准,保证差分信号在接收器的工作窗口内。
  • 摆幅是信号的动态范围,直接影响功耗、速度和EMI。

三者失衡,一定会体现在EMI上。比如共模电压偏移,会引入共模辐射;摆幅不对称,会产生奇次谐波;差分走线不等长,会把差分信号变成共模信号——这些我都在实际测试中吃过亏。

2.5 参数对比速查表

下面这张表,我建议你放到自己的设计笔记本里,调试时拿出来对照:

参数 最小值 典型值 最大值 单位 对EMI的影响
差分输出摆幅 250 350 450 mV 摆幅越大,辐射越强
共模输出电压 1.125 1.25 1.375 V 偏移产生共模辐射
输出电流 2.5 3.5 4.5 mA 电流越大,开关噪声越大
信号上升/下降时间 0.3 0.5 1.5 ns 边沿越陡,高频分量越多

2.6 三个要素的设计要点

讲完了理论,我直接给你落地建议:

  • 差分对走线: 等长、等宽、等间距,阻抗 100Ω ±10%。我一般控制等长误差在 5 mil 以内。
  • 共模电压稳定: 驱动芯片的供电要干净,退耦电容要靠近电源引脚,建议用 100nF + 10μF 组合。
  • 摆幅一致性: 不要混用不同驱动强度的芯片,同一个链路里的所有LVDS驱动,最好用同一个型号。
我的调试小技巧: 用示波器看差分信号时,把两根探头的地线尽量剪短,直接在接收端电阻两端测波形。看共模电压?用直流耦合,测两根线对地的平均值。看摆幅?用交流耦合,直接读峰峰值。