第四章 信号完整性基础：传输线理论、阻抗匹配、反射、串扰

做LVDS设计，信号完整性是绕不开的坎。别人家板子跑1Gbps稳稳当当，你这边500M就眼图闭合。差距在哪？说白了，就在这几个核心概念里：传输线、阻抗、反射、串扰。

我刚开始接触LVDS时，也踩过不少坑。有一回调试一块高速背板，信号速率才400Mbps，结果误码率高达10⁻⁴。用示波器一量——波形上全是台阶，反射严重到离谱。后来才发现，终端电阻焊错了封装，100Ω差分布线跑到终端变成了85Ω。嗯，从那以后我对阻抗匹配再也不敢马虎。

4.1 传输线理论——信号不是瞬间到达的

低频时，导线就是导线。走线短，信号传输速度快到可以忽略。但到了LVDS这种几百Mbps甚至Gbps级别，事情就不一样了。

我的理解是：当信号边沿时间（tr）小于走线传播延迟（TPD）的6倍时，就必须把走线当成传输线来看。判断公式很简单：

tr < 2 × TPD   → 必须按传输线设计
tr > 6 × TPD   → 可以按集总参数处理
中间区域   → 建议按传输线考虑，安全第一

4.2 特征阻抗——为什么是100Ω？

LVDS差分特征阻抗标准是100Ω。这个值怎么来的？不是拍脑门定的。它平衡了功耗、EMI和信号摆幅。低于100Ω，驱动电流变大；高于100Ω，抗噪能力下降。

设计微带线或带状线时，影响特征阻抗的因素有四个：

计算差分阻抗时，还有个关键变量——线间距S。间距越大差分阻抗越高。但间距拉太大会失去共模抑制能力。我常用的经验是：线宽取5密耳，间距取线宽的1.5~2倍，就能大致落在90~110Ω范围内。

4.3 反射——信号的回声

信号沿着传输线跑，突然遇到阻抗突变处——比如过孔、拐角、连接器——一部分能量就会反弹回来。这就像声音在峡谷里产生回声。

反射系数Γ = (Z_load - Z₀) / (Z_load + Z₀)。

当负载阻抗等于特征阻抗时，Γ=0，完美匹配。开路时Γ=+1，短路时Γ=-1。

反射带来的后果是什么？过冲、振铃、台阶。我看到过一块LVDS接收端，过冲超过3.3V，直接烧了输入保护二极管。后来查，是发送端输出阻抗50Ω没匹配好，走线却是75Ω单端。

4.4 阻抗匹配——让信号安安静静过去

匹配分两种：源端匹配和终端匹配。

• 源端串联匹配：在驱动端串一个电阻，Rs = Z₀ - R_out。适合点到点，省功耗。
• 终端并联匹配：在接收端对地拉电阻到Vₜₑᵣₘ。LVDS标准用的是100Ω跨接在差分对两端。
• AC匹配：串电容后接地，只吸收高频反射分量。

LVDS差分对最常见的匹配就是终端100Ω电阻。但注意电阻精度——我用1%的0402贴片，偶尔也用排阻。曾经试过5%的电阻，实测差分阻抗偏到108Ω，反射电平高了5dB。

4.5 串扰——隔壁走线的噪音

串扰就是一根走线辐射的电磁场，耦合到相邻走线上。按方向分近端串扰(NEXT)和远端串扰(FEXT)。

减少串扰的方法，我归纳了五条：

1. 拉开间距：3W原则（间距≥3倍线宽），串扰降约12dB。LVDS建议至少5倍线宽。
2. 加地线隔离：在敏感走线两侧包地铜皮，地线上打满过孔。
3. 减少平行长度：没法避免平行时，尽量让平行段短于信号上升沿空间长度。
4. 层叠控制：把高速信号夹在两个参考平面之间（带状线），串扰比表层低很多。
5. 差分对内耦合：LVDS本身通过紧耦合降低对外串扰，但也要保证对内等长。

4.6 核心逻辑关系——一张图看清

这四个概念不是孤立的。传输线是载体，阻抗是属性，反射是问题，匹配是手段。串扰则是横向干扰。我把它们的关系画成一张流程图，供你参考。

4.7 避坑清单——我踩过的坑

最后，分享几个实战教训。我整理成清单，你以后碰到类似场景可以直接对照：

• 走线换层时，回流路径断裂。曾经我做过一块板，LVDS对从顶层换到第三层，旁边没有地过孔，结果共模噪声骤增。对策：换层处紧挨着放地过孔。
• 连接器处阻抗突变。高速连接器本身有阻抗参数，不要依赖默认值。我吃过亏——某品牌连接器标榜100Ω差分，实测只有84Ω。要用之前先跟厂家要S参数。
• 忽视焊盘寄生电容。接收端的焊盘如果太大，寄生电容会拉低阻抗。0402焊盘比0603寄生电容小30%。我习惯用0402或更小的封装做终端匹配。
• 终端电阻位置太远。电阻应该尽量靠近接收端管脚。曾经见到有人把终端电阻放在离接收芯片2英寸远的地方，反射照样严重。理想距离< 100密耳。