二、LVDS电气特性：差分信号原理、电压摆幅、共模范围、电流模式驱动
好，咱们进入第二个章节。这一章我会跟你把LVDS的电气底子讲透。
很多工程师拿到LVDS芯片，看数据手册上一堆VOD、VCM、IOH就头疼。其实把这些参数拆开看，核心就四个概念：差分信号怎么传的、电压摆幅多大、共模范围在哪、为什么用电流驱动。吃透了这几条，后面做屏蔽接地才不会瞎蒙。
2.1 差分信号原理——为什么不用单端？
LVDS全称Low-Voltage Differential Signaling，低压差分信号。说白了，就是用两根线去传一个信号，一根走正相，一根走反相。
关键公式（现场可估算）：
接收端看到的信号 = V+ − V−
共模噪声 = (V+ + V−) / 2
如果地线上来了一个0.5V的干扰，单端信号直接偏掉0.5V，接收器可能误判。但差分对的两根线耦合得好，干扰会同时叠加在V+和V−上，差值几乎不变。这就是差分信号抗干扰的物理本质。
我个人的经验：早期我设计一款摄像头接口，单端TTL走线到80cm，波形已经乱成一团。换成LVDS后，同一块板子，同样的布线长度，眼图干干净净。差别就在差分对的“共模抑制”上。
⚠ 注意坑
差分对必须等长、等距、同层走线，否则V+和V−的延迟不同，差值波形会变窄，甚至引入共模分量。我曾经见过一块板子，差分对差1mm，100MHz信号就出现明显抖动。
2.2 电压摆幅（VOD）
LVDS的电压摆幅很小，标准是±350mV，即差分对之间的电压差在-350mV到+350mV之间波动。为什么这么小？两个原因：
- 低功耗：摆幅小，驱动电流小（后面会讲），功耗低。
- 高速：摆幅小，电平转换时间短，可以做到几百Mbps甚至Gbps。
实测值参考（我常用的芯片）：
| 参数 | 最小值 | 典型值 | 最大值 |
|---|---|---|---|
| VOD (差分输出电压) | 250 mV | 350 mV | 450 mV |
| ΔVOD (通道间差异) | — | 50 mV | 100 mV |
💡 小技巧：测量LVDS眼图时，如果眼高（Eye Height）明显低于200mV，说明通道损耗过大或端接不匹配。我曾经排查过一块板子，就是因为焊了一颗1kΩ的并联电阻，把摆幅拉到了180mV，导致误码率飙升。
2.3 共模范围（VCM）
共模电压是两个信号线的平均电压。LVDS标准规定VCM = 1.2V（典型），范围允许0.2V~2.2V。接收端在这个范围内都能正常工作。
为什么关心共模？因为屏蔽接地直接影响到共模电平。如果地电位漂移，或者屏蔽层引入了直流偏移，共模就可能超出范围。
避坑指南：
我曾经遇到一个场景：连接器外壳接地不良，导致差分对共模电压从1.2V抬到了2.8V。结果接收器输出全是1，根本没法通信。后来在接收端加了一颗共模扼流圈（CMF），把共模压回1.2V，问题解决。所以，共模范围不是放心的借口——你还是要保证地回路干净。
记忆口诀：
- 单端摆动 ±350mV（差分）
- 共模稳住 1.2V
- 超过 0.2~2.2V 就要警惕
2.4 电流模式驱动
LVDS驱动器的内部结构跟传统电压驱动完全不一样。它用的是恒流源，电流大约3.5mA，通过一对开关控制流向。
当正相信号高电平时，电流从驱动器流出，流经传输线、终端电阻（100Ω），再流回驱动器；反相输出则形成相反方向。终端电阻上的压降就是VOD = 3.5mA × 100Ω = 350mV。
💡 这个设计好处明显：
- 电流恒定，输出阻抗稳定，反射小
- 功耗低（3.5mA × 3.3V ≈ 11.55mW，比ECL和PECL低很多）
- 终端电阻直接决定了摆幅，设计好算
我个人习惯：在PCB布局时，把终端电阻放在接收器端，距离引脚不超过5mm。如果太长，电阻到接收器之间的stub会反射，产生预冲或下冲。有一次我偷懒，把电阻放在板子背面距离10mm的地方，结果100MHz时钟眼图的抖动从25ps涨到了60ps。
本章核心逻辑图
下面这张图把LVDS电气特性的四个关键点串联起来：差分对、摆幅、共模、电流驱动。我建议你截图保存，以后调试时对着看。
本章小结（一张表搞定）
| 特性 | 关键参数 | 设计直觉 |
|---|---|---|
| 差分信号 | V₊ − V₋ 差值传输 | 共模噪声互相抵消 |
| 电压摆幅 | ±350mV (250~450mV) | 低摆幅 = 低功耗 + 高速 |
| 共模范围 | 0.2V ~ 2.2V (典型1.2V) | 接地不良会导致共模漂移 |
| 电流模式驱动 | 3.5mA + 100Ω终端电阻 | 输出阻抗稳定，反射小 |