第3章 LVDS与其它接口对比：TTL、CMOS、LVPECL、CML

做硬件这么多年，我遇到不少工程师一上来就问：“LVDS能不能直接连TTL？” 或者“这几种差分接口到底差在哪？” 说实话，光看手册那堆参数，确实容易晕。这一章我就把常用的几种接口摆在一起，掰扯清楚它们的优缺点。你不用记所有细节，抓住几个核心差异就行。

3.1 传统单端接口：TTL / CMOS

TTL 和 CMOS 是我们最早接触的逻辑电平。说白了，它们用单根线传信号，高电平接近电源，低电平接近地。摆幅大（3.3V 或 5V），抗噪裕量足，但代价也很明显。

优点：

• 接口成熟，几乎任何MCU/FPGA都支持；
• 电路简单，不用处理差分对布线；
• 静态功耗极低（尤其CMOS）。

缺点：

• 速度上限低，百兆以上就开始头疼；
• 摆幅大导致动态功耗高，高速时发热明显；
• 共模噪声抑制差，长线绕一圈就容易误码。

3.2 差分接口三兄弟：LVPECL、CML、LVDS

LVPECL（低压正射极耦合逻辑）

LVPECL 脱胎于ECL，保留了高速特性。它的差分摆幅约800mV，共模电压在1.2V左右（3.3V供电时）。速度轻松跑上GHz，但功耗是所有差分接口里最高的。

• 优点：抖动极低，适合时钟分配；驱动能力强，能同时带多个负载。
• 缺点：功耗大，每对线要十几毫安甚至几十毫安；需要外部偏置网络（否则直流点不对）；输出不能直接并联，必须加电阻。

CML（电流模式逻辑）

CML 是SerDes中最常见的内核接口。摆幅只有400mV左右，速度却可以跑到几十Gbps。它靠恒流源在外部电阻上产生压差，功耗随速度变化不大。

• 优点：极高速（10Gbps+）；功耗比LVPECL低；可以直接交流耦合。
• 缺点：输出必须端接到电源（通常VCC）；共模电压固定，不能随便偏移；直流功耗几乎不变，待机也耗电。

LVDS（低压差分信号）

LVDS 夹在中间——摆幅才350mV，速度从几百Mbps到几Gbps，功耗却只有LVPECL的几分之一。更重要的是，它可以用长线（10米级）而不丢信号。

• 优点：低功耗、低辐射、易端接、支持热插拔；共模范围宽（0~2.4V），能适应地电位差。
• 缺点：驱动能力弱，一般只能带1~2个负载；边沿转换速率有上限，极限频率不如CML。

3.3 核心参数对比

接口类型	单端/差分	典型摆幅（mV）	典型速率	功耗（每对）	抗共模干扰	常用场景
TTL	单端	5000	< 100 MHz	中等	差	低频控制、调试
CMOS	单端	3300 / 5000	< 200 MHz	低（高频升高）	差	板内低速总线
LVPECL	差分	800	1~3 GHz	高（~20mA）	好	时钟扇出、高速背板
CML	差分	400	5~28 Gbps	中高（~10mA）	较好	SerDes、光模块
LVDS	差分	350	0.1~3 Gbps	低（~3.5mA）	好	长线视频、数据采集

3.4 选择坐标系

光看表格还不够，我习惯画张图把这些接口摆在速度-摆幅坐标系里，一眼就能看出谁适合干什么。

3.5 避坑指南

还有一件事：我个人习惯在选型时先看 速度需求 和 传输距离。如果板内3Gbps以下、走线20cm以内，LVDS性价比最高；超过3Gbps或需要更低抖动，就考虑CML或LVPECL。别为了省几颗电阻硬上LVPECL，功耗和散热够你喝一壶的。

3.6 小结

这五种接口没有的谁好谁坏，关键看应用。你想想看，如果你只是传个1MHz的GPIO信号，用TTL/CMOS就够，没必要上差分；如果是摄像头到处理器，几百Mbps、线长半米，LVDS就是标准答案；如果做交换机背板，CML或LVPECL才能撑住。