4、LVDS标准规范：TIA/EIA-644、IEEE 1596.3 等归纳总结
做 LVDS 设计，不看标准就像闭着眼开车。我刚入行那会儿，照着芯片手册画了块板子，结果信号死活调不通。后来才发现，手册里引用的标准和实际用的标准根本是两码事。嗯，这章咱们就把几个主流 LVDS 标准掰开揉碎讲清楚。
4.1 为什么要有多个标准？
说白了，LVDS 最初是 National Semiconductor 搞出来的点对点传输技术。后来大家觉得好用，就标准化了。但不同应用场景——比如背板还是电缆、单点还是多点——对电气参数的要求不一样。于是有了 TIA/EIA-644 和 IEEE 1596.3 这两个最核心的规范。
我记得有一次碰到芯片资料上写着“符合 TIA/EIA-644”，但实际测试时差分电压只有 250 mV，远低于标准推荐值。后来翻到芯片内部文档，才发现它其实参考的是 IEEE 1596.3 的“降低摆幅”版本。这就是标准的坑，容我慢慢说。
4.2 TIA/EIA-644：最通用的 LVDS 标准
TIA/EIA-644（官方叫 ANSI/TIA/EIA-644）是 LVDS 的物理层规范。它定义了驱动器和接收器的电气特性，但没有限定数据速率或传输介质。你想想看，这就给了设计者很大的自由。
核心参数我列在下面：
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| 输出差分电压 (VOD) | 247 | 350 | 454 | mV |
| 输出共模电压 (VOS) | 1.125 | 1.25 | 1.375 | V |
| 输入差分阈值 | – | 100 | – | mV |
| 输入共模范围 | 0 | – | 2.4 | V |
| 最大数据速率 | – | 655 | – | Mbps |
关键点： TIA/EIA-644 的接收器共模范围是 0～2.4 V，但实际应用中，我习惯留出至少 0.3 V 的裕量。之前有个项目，共模电压跑到 2.2 V，眼图就塌了。后来把端接改成戴维南网络，才稳住。
TIA/EIA-644 还规定了输出电流源大约是 3.5 mA，配合 100 Ω 终端电阻产生 350 mV 差分摆幅。传输线基本都走微带或带状线，特性阻抗控制在 100 Ω ± 10%。
4.3 IEEE 1596.3：专为多点背板而生
IEEE 1596.3 标准也叫 SCI-LVDS，是 Scalable Coherent Interface 的物理层部分。它跟 TIA/EIA-644 最大的区别在于——它支持多点（multidrop）拓扑，而且对驱动能力、阻抗匹配要求更严格。
你想想看，一个驱动器要同时驱动多个接收器，负载就不止一个 100 Ω 了。IEEE 1596.3 规定了驱动器的输出阻抗要低，输出电流也更大（典型 8 mA），这样在多点情况下还能保持可靠的信号摆幅。
| 参数 | TIA/EIA-644 | IEEE 1596.3 |
|---|---|---|
| 应用拓扑 | 点对点 | 多点（最多 32 节点） |
| 输出差分电压 (VOD) | 247～454 mV | 250～400 mV |
| 输出电流 | 约 3.5 mA | 约 8 mA |
| 最大数据速率 | 655 Mbps | 500 Mbps |
| 传输线特性阻抗 | 100 Ω | 50 Ω |
特别注意： IEEE 1596.3 要求传输线的特性阻抗是 50 Ω，而不是 TIA/EIA-644 的 100 Ω。这是因为多点负载会等效降低总阻抗，用 50 Ω 线配合串阻才能匹配。我用过一个芯片，手册写“兼容 1596.3”，结果板子按 100 Ω 走线，终端反射大得没法看。后来改成 50 Ω 走线，问题解决了。
4.4 两个标准的关系：一张图讲清楚
我画了张图，帮大家理清这两个标准在 LVDS 体系中的位置。你会发现它们不是互斥的，而是互补的。
4.5 TIA/EIA-644-A 和其他衍生标准
TIA/EIA-644-A 是 644 的修订版，主要更新了测试条件和共模电压范围。我建议新手直接看 A 版，因为老版本里有些参数定义比较模糊。
另外还有一些专用衍生标准，比如：
- LVDS-27 – 针对低压 2.5 V 电源的 LVDS，输出摆幅更小
- BLVDS (Bus LVDS) – 面向多点背板的 LVDS，类似 IEEE 1596.3 但驱动更强
- MLVDS – 多点 LVDS 的 TIA/EIA-899 标准，后面章节会专门讲
我的一点经验： 选标准时别只看“符合 LVDS”三个字。先确认你的拓扑是点对点还是多点，再看电压摆幅是否匹配。如果看到芯片资料里写“兼容 TIA/EIA-644 和 IEEE 1596.3”，大概率是牺牲了某边性能来兼容两边，实际用起来可能两边都达不到最优。我之前就吃过这种亏——点对点用了个“双兼容”芯片，眼图裕量只有 30%。换成纯 644 芯片，裕量直接上 50%。
4.6 避坑指南：标准背后的陷阱
标准本身只是最低要求，实际产品往往会留有余量。但真正坑人的是标准的“版本”和“引用关系”。
- 别把“兼容”当“符合”。 芯片说“兼容 644”，可能只保证了部分电气参数，其他参数（比如上升时间）跟标准并不一致。
- 终端电阻必须跟标准匹配。 TIA/EIA-644 用 100 Ω 终端；IEEE 1596.3 用 50 Ω 传输线 + 匹配。搞混了，眼图直接关闭。
- 多点拓扑的共模电压会漂移。 我做过一个 8 节点的背板，每个节点都贡献漏电流，共模电压从 1.25 V 飘到 1.8 V。后来在总线上加了偏置电阻才拉回来。标准里没提这个，全靠实践补。
曾经踩过的坑： 有个项目用的 FPGA 内嵌 LVDS SerDes，IP 核手册说“基于 TIA/EIA-644”，但实测差分电压只有 200 mV。打电话问 FAE，对方说“我们内部按 644 的接收器来设计发送器，摆幅小一点问题不大”——结果低温下根本锁不住 PLL。从那以后我养成了习惯：每次流片前先用 IBIS 模型仿真，对照标准表格逐项检查。
4.7 小结：怎么选？
选哪个标准，取决于你的系统架构：
- 一对一的芯片互联，走线短于 1 米 → TIA/EIA-644（100 Ω 走线，简单可靠）
- 背板上有多个槽位，需要多点通信 → IEEE 1596.3 或 BLVDS（注意阻抗和驱动能力）
- 要求极低功耗（比如电池供电）→ 关注 LVDS-27 等低摆幅变种
我个人的习惯是：新设计一律先按 TIA/EIA-644-A 来，只有在明确需要多点时才切换到 1596.3。因为 644 的生态最成熟，测试仪器和仿真模型都比较全。等你把 644 玩透了，再看其他标准就会觉得头绪清晰很多。