3、LVDS电气特性：电压摆幅、共模电压、差分阻抗
做LVDS调试，最绕不开的就是这三个核心电气参数。电压摆幅、共模电压、差分阻抗——你要是把这三样吃透了，眼图调试至少能省一半力气。我刚开始接触LVDS那会儿，总觉得信号能通就行，结果被眼图上的“眼皮”折磨了好几个通宵。
嗯，今天咱们就掰开揉碎了聊聊。不讲虚的，全是实际调试中会用到的干货。
3.1 电压摆幅：为什么只有350mV？
LVDS的差分电压摆幅典型值是350mV。对，你没看错，就350毫伏，比TTL的3.3V小了一个数量级。为什么会这么小？说白了，就是为了低功耗和高速。
摆幅小，翻转时间就短——信号从低到高（或从高到低）需要跨越的电压范围小，上升沿和下降沿自然就快。LVDS标准里，上升时间典型在0.3ns~0.5ns，配合350mV摆幅，速率轻松上千兆。
我在项目中遇到过一种情况：某款FPGA的LVDS输出脚，实测摆幅只有220mV。查了半天才发现是终端电阻焊成了120Ω而不是100Ω。摆幅被分压拉低了，结果接收端误码率飙升。嗯，摆幅和质量是直接挂钩的。
摆幅的典型范围，我整理了一个表，你调试时可以对照查：
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| 差分输出电压摆幅 (VOD) | 247 | 350 | 454 | mV |
| 输出高电平 (VOH) | 1.375 | 1.4 | 1.6 | V |
| 输出低电平 (VOL) | 0.9 | 1.0 | 1.125 | V |
注意看VOD的范围——247mV到454mV。如果你的测出来低于240mV，基本可以断定信号链路有问题。传输线损耗、端接电阻偏大、驱动能力不足，挨个排查。
3.2 共模电压：1.2V背后的学问
LVDS的共模电压典型值是1.2V。你想想看，为什么是1.2V而不是0.6V或2.5V？
我第一次接触这个参数时也觉得奇怪。后来查了标准才明白：1.2V正好处在常用芯片电源电压的中间区域。3.3V、2.5V、1.8V的芯片都能轻松兼容，不用额外电平转换。而且1.2V离电源轨和地都有一定余量，给信号摆幅留出了空间。
共模电压的作用，说白了就是给差分信号提供一个稳定的“基准”。两个信号线P和N围绕1.2V上下摆动，各摆175mV（350mV的一半），P比N高时表示逻辑1，反之为0。
共模电压在眼图上的体现是什么？看眼图“眼睛”的中心位置。眼睛的垂直中心线应该大致落在1.2V附近。如果整体上移或下移，说明共模偏离了。这时候先查电源和地回路，别急着换芯片。
3.3 差分阻抗：100Ω为什么是标准？
LVDS要求差分阻抗为100Ω。这100Ω不是随便定的。PCB上的差分线按100Ω特性阻抗设计，然后在接收端精确跨接一个100Ω终端电阻，这样信号能量才能被完全吸收，不会反射。
你可能会问：为什么不用50Ω或120Ω？
嗯，历史原因其实挺简单的——LVDS标准制定时，业界普遍认为100Ω在功耗和信号完整性之间取得了最佳平衡。过小的阻抗（比如50Ω）会增大驱动电流，功耗上去了；过大的阻抗（120Ω以上）又容易受噪声影响。100Ω刚好。
实际调试中，我最常遇到的问题是终端电阻放错位置。有人把电阻放在发送端，或者放在PCB两端。LVDS的终端电阻必须紧贴接收端引脚放置，越近越好。走线超过5mm都会引入额外的回路电感，影响阻抗匹配。
差分阻抗的参考数据：
| 参数 | 标准值 | 允许偏差 | 备注 |
|---|---|---|---|
| 差分特性阻抗 | 100Ω | ±10Ω | PCB走线需严格控制 |
| 终端电阻 | 100Ω | ±1% | 紧靠接收端放置 |
| 共模阻抗 | 50Ω（每线对地） | — | 由线宽和层叠决定 |
3.4 三个参数的关系：一张图看懂
下面这张SVG图把摆幅、共模、阻抗放在一张概念图里。你看一遍，就能理清它们之间的关系：
你看这张图：发送器输出差分信号，经过100Ω特性阻抗的传输线，在接收端由100Ω终端电阻吸收。摆幅350mV是在1.2V共模基础上的差分电压变化。如果你动了其中任何一个参数，另外两个也会受影响。
3.5 调试中的实用检验方法
每次我把板子调通之后，都会做这么几件事来验证LVDS电气特性是否达标：
- 测差分摆幅：示波器差分模式，看P-N波形。确认峰峰值在247mV~454mV之间。低于250mV或高于460mV都要排查。
- 测共模电压：分别测P对地和N对地的直流电平，求平均。正常应在1.2V左右，允许0.8V~1.6V。
- 测差分阻抗：用TDR测链路阻抗曲线。目标在100Ω±10Ω。如果发现突变点，大概率是过孔、连接器或焊盘导致的阻抗不连续。
- 看眼图：眼图张开程度、眼睛中心位置、过冲和回沟——这些都是以上三个参数的综合体现。