2. LVDS 工作原理：差分信号与低电压摆幅
LVDS 的核心就两件事——差分传输和低电压摆幅。听起来简单，但当年我第一次在项目中用 LVDS 时，还是踩过坑的。嗯，咱们今天就把这两点彻底说透。
2.1 差分信号：为什么非要用两根线？
普通单端信号，一根线对地传电平。但高速下，地弹、串扰、共模噪声特别烦人。差分信号呢？用两根线传一对极性相反的信号，接收端只看两者之差。
我给你算笔账——假设驱动器在 P 线上输出 +350 mV，N 线上输出 -350 mV。接收端差分电压就是 700 mV。如果外界共模噪声同时在两根线上注入 1 V 的干扰，P 变成 +1350 mV，N 变成 +650 mV，差值依然是 700 mV。噪声被完美抵消了。这就是差分信号最厉害的地方。
核心结论： 差分信号靠“差”而不是“值”传递信息，天然抗共模干扰。
我在调试一块 1.2 Gbps 的摄像头接口时，单端时钟几乎被电源噪声淹没。换成 LVDS 差分对后，眼图瞬间打开了。从那以后，我遇到高速串行链路，第一反应就是先看差分质量。
2.2 低电压摆幅：从 3.3V 降到 350mV 的代价与收益
LVDS 的电压摆幅通常是 ±350 mV，中心共模电压 1.2 V。相比传统 TTL 的 0~3.3 V，摆幅只有十分之一。为什么这么小？好处太多了：
- 功耗低： 压摆越小，每 bit 翻转消耗的功率越小。我记得做过一个 8 通道 LVDS 收发器，总功耗才 120 mW，换成同速率 TTL 早烧了。
- 电磁干扰小： 能量集中在极少频谱内，不会像陡峭方波那样辐射大。
- 速率高： 小摆幅翻转时间短，理论上能跑到 3 Gbps 以上。
但代价也有——噪声容限变窄了。LVDS 接收器阈值只有 ±100 mV 左右。你想想看，如果 PCB 上差分对阻抗不连续，反射回来 150 mV 的振铃，信号就判错了。
避坑提醒： 我曾经在一个 LVDS 链路上只做了 4 层板，没控制好差分对间距，结果共模噪声超过 300 mV，误码率到了 1e-5。后来换成 6 层板，把参考平面紧贴走线层，问题才解决。
2.3 差分信号与单端信号的对比
直接看表，你心里就有数了：
| 参数 | 单端信号 (TTL) | 差分信号 (LVDS) |
|---|---|---|
| 信号线数 | 1 根 + 地 | 2 根（互为参考） |
| 电压摆幅 | 0 ~ 3.3 V | ±350 mV |
| 共模抑制 | 无 | 强 |
| 功耗（100 Ω 负载） | ~50 mW（静态） | ~3.5 mW（静态） |
| 最高速率（典型） | 200 Mbps | 3 Gbps |
| PCB 面积 | 小 | 大（需等长蛇形走线） |
说白了，低速场景还是单端省事。但过了几百 Mbps，差分才是正道。
2.4 驱动器与接收器的内部结构
LVDS 驱动器本质上是个电流源，给 100 Ω 差分终端提供 3.5 mA 左右电流，在终端上产生 350 mV 压差。接收器就是一个高速比较器，比较 P 和 N 的电压高低。
我画了一张简图，帮你把信号流理清楚：
2.5 共模电压与终端电阻的重要性
LVDS 标准规定共模电压在 1.125 V ~ 1.375 V 之间。如果偏置偏离太多，接收器工作点会偏移，差模增益下降。我在实际项目中测过一块国产 LVDS 芯片，共模电压漂到 1.5 V，眼图高度直接缩了 30%。
终端电阻 100 Ω ±1% 也是硬要求。如果用了 120 Ω，反射系数变大，信号质量恶化。我的习惯是：终端电阻靠近接收器引脚，尽量用 0603 封装，寄生电感小。
小技巧： 在调试 LVDS 时，先用示波器看共模电压。如果不在 1.2 V ±0.15 V 内，先查偏置，不要急着改端接。
2.6 总结一下核心知识点
- 差分信号利用“差”传输，共模噪声自动抵消。
- 低电压摆幅（350 mV）带来低功耗、低 EMI、高速率。
- 终端电阻 100 Ω 必须准确，位置要紧贴接收器。
- 共模电压 1.2 V 是接收器正常工作的前提。