3. LVDS链路的EMI来源
做LVDS显示链路整改，你首先得搞清楚噪音从哪来。否则你这边加屏蔽、那边加磁珠，搞了半天发现根本没用。我这些年经手的项目里，EMI问题十有八九都出在三个地方：差分信号里的共模噪声、时钟谐波、还有电缆辐射。下面我一个一个拆开讲。
3.1 差分信号中的共模噪声
LVDS号称低摆幅、差分传输，抗干扰能力很强。但你想过没有，它只是对差模信号有共模抑制能力。如果线上出现了共模噪声，那接收端根本没办法把它和有用信号分开。共模噪声会直接沿着电缆往外辐射，成为EMI的主要源头。
我遇到过的一个真实案例：某款14英寸笔记本，LVDS屏线走线过长，又没有做阻抗匹配，结果共模噪声在200MHz~400MHz频段上冒出了好几个尖峰。后来一测，发现是驱动芯片输出端的共模电压漂移了，从1.2V跳到了1.35V。所以整改时我第一件事就是量共模电压。
| 共模噪声来源 | 典型原因 | 频段特征 |
|---|---|---|
| 驱动芯片输出不平衡 | 芯片设计、PCB走线不对称 | 基频~3次谐波 |
| PCB层间耦合 | 跨分割、参考层不连续 | 宽带噪声 |
| 电缆共模阻抗不连续 | 连接器、FPC弯折处 | 谐振峰 |
关键点：共模噪声不是单纯靠“加共模扼流圈”就能消掉的。你得先找到不对称的源头，比如走线的等长差、耦合电容的匹配。我建议你测一下差分对两端的共模电流，如果两条线上共模电流不一致，那辐射一定大。
3.2 时钟谐波
LVDS链路的像素时钟通常是几十到上百MHz。你想想，一个方波信号的频谱有多丰富？3次、5次、7次谐波……一直能跑到GHz以上。这些谐波能量非常集中，但凡屏线或者接插件有一段“天线效应”，谐波就往外辐射了。
我记得有一次，客户说产品在1.4GHz附近超标了。我一看时钟频率是140MHz，1.4GHz刚好是10次谐波。他们用的扁平排线没有加地线隔离，那根排线在10次谐波处刚好谐振。所以整改的时候我让他们在排线下加了一层地铜箔，超标点直接压下去12dB。
时钟谐波的能量分布有规律，我们一般用这个表来快速定位：
| 谐波次数 | 典型幅度（相对于基频） | 整改关键 |
|---|---|---|
| 奇次谐波（3,5,7…） | -10 ~ -20 dBc | 展频、降低边沿速率 |
| 偶次谐波（2,4,6…） | -20 ~ -30 dBc | 查看共模对称性 |
| 高次谐波（>10次） | -40 dBc以下 | 电缆屏蔽、接地点 |
我的一个小技巧：如果超标频点刚好是时钟频率的奇数倍，优先查信号边沿过冲和振铃。如果是偶数倍，多半是共模问题。你可以用近场探头在屏线连接器附近扫一圈，谐波辐射最强的位置就是你的整改突破口。
3.3 电缆辐射
电缆是LVDS链路里最容易被忽视的“天线”。线缆本身的走线长度、屏蔽层接地、甚至电缆的弯曲半径，全都会影响辐射效率。我见过不少工程师在PCB上花了大量功夫，结果最后的辐射是那条软排线贡献的。
电缆辐射主要分两种：
- 差模辐射：信号线和回流线形成的电流环面积越大，辐射越强。减少环面积的方法就是让信号和回流紧耦合——说白了，把电缆做成双绞线或者平行紧贴的带状电缆。
- 共模辐射：电缆上所有信号线对“地”的共模电压驱动整根电缆作为单极天线辐射。你想想，电缆越长，共模驱动力越强，辐射效率越高。
避坑指南：我曾经遇到过测试整改完PCB，一装回机器，EMI又反弹了。排查半天发现，FPC排线在转轴处被拧了个麻花，导致参考地平面断裂。从那以后我养成了一个习惯——任何柔性排线的转弯半径不能小于10倍线宽，并且转弯处必须有连续的参考地。
为了让你更直观地理解这三个来源的关系，我画了一张图：
从图上你可以看到，三个来源最终都会耦合到线缆并向外辐射。但它们的产生机理和整改手段完全不同。我个人的经验是：先处理共模不对称，因为它常常是时钟谐波和电缆辐射的“放大器”。你想想看，差模转共模效率高了之后，哪怕时钟边沿很缓，辐射也会明显升高。
总结一下复习动作：
- 用近场探头扫LVDS连接器，定位频点和位置
- 对比共模电流波形和时钟波形，判断是哪个来源主导
- 如果超标频点刚好等于时钟×N，优先查时钟边沿和匹配
- 如果宽带辐射飙升，查电缆屏蔽和接地
好了，这一章先把三个老对手都认识清楚了。后面我会一个个拿出实战案例给你们看看，碰到这些情况具体怎么动手整改。