本章脉络：从电容类型、容值、ESR/ESL、温度效应到并联策略，一条线串起去耦电容选型的全部关键点。下图是选型决策的总体框架，建议先看一遍再往下读细节。
第4章 去耦电容的选型指南
去耦电容选型，说穿了就三件事：类型、容值、数量。但每件事背后都有不少坑。我带过好几个项目，返工率最高的就是电容选错，要么高温下失效，要么高频段根本不起作用。这一章我把实战中积累的经验摊开来讲，尽量让你少走弯路。
4.1 电容类型怎么挑？
先问个最基础的问题：MLCC、钽电容、铝电解，到底用哪个？
我个人习惯：数字电路去耦优先选MLCC。原因很简单——ESL低、ESR可控、高频特性好。十年前我做一块DSP板子，用了钽电容做100kHz左右的去耦，结果纹波大了30%，换成MLCC立马解决。当然MLCC也有短板：容值受直流偏压和温度影响大，后面会讲到。
钽电容什么时候用？当需要较大容值（几十到几百μF）且空间有限时。但注意：钽电容耐压必须降额到50%以上，我曾经见过一块板子用16V钽电容在12V电源上，上电瞬间就炸了——钽电容最怕浪涌电流。
铝电解电容呢？低频大电流滤波用，别用在高速数字去耦。它的ESR大、ESL大，10MHz以上基本是电感特性，起不到去耦作用。
| 电容类型 | 最佳频段 | ESR典型值 | ESL典型值 | 主要风险 |
|---|---|---|---|---|
| MLCC（X7R/NP0） | 1MHz – 1GHz | 1 – 50 mΩ | 0.5 – 2 nH | DC偏压、温度变化 |
| 钽电容 | < 1MHz | 100 – 500 mΩ | 2 – 10 nH | 耐压不足易炸 |
| 铝电解 | < 100kHz | 几十mΩ – 几Ω | 10 – 50 nH | 寿命、漏液 |
| 聚合物钽/铝 | 10kHz – 10MHz | 10 – 50 mΩ | 1 – 5 nH | 价格高 |
4.2 容值选择：谐振频率说了算
很多人以为容值越大去耦效果越好，这是误解。去耦电容的核心指标不是容值，而是谐振频率。在谐振频率处，电容的阻抗最小，去耦效果最好。
谐振频率公式：
f_res = 1 / (2π √(L_ESL × C))拿一个10nF的MLCC（ESL≈1nH）来算，谐振率约50MHz；换成100nF，谐振频率掉到15MHz左右。所以你工作在100MHz，就别指望100nF电容能在那个频率起作用——它已经呈感性，阻抗反而很大。
我自己的做法是：先看IC数据手册建议的电容组合，然后做一次阻抗仿真。有一次我在一个FPGA核心电源上只放了两个10μF电容，发现1GHz处阻抗飙到5Ω，查下来才发现电容自谐振只有几MHz，高频全靠PCB寄生电容撑着。后来加了一颗100pF（谐振～500MHz），阻抗立刻降下来。
工作频率 10MHz → 选 0.1μF – 1μF
工作频率 100MHz → 选 1nF – 10nF
工作频率 1GHz 以上 → 选 100pF – 1nF，并考虑封装寄生
需要低频储能 → 选 10μF – 100μF（配合高频电容）
4.3 ESR与ESL——被忽略的隐形杀手
ESR决定电容的损耗和纹波发热，ESL决定高频阻抗。选型时别只看容值和耐压。
为什么MLCC更受欢迎？它的ESL能做到0.5nH以下，反向安装（倒装）的MLCC甚至可以做到0.1nH级别。而钽电容的ESL通常在2-10nH，到了几十MHz基本就是电感。
ESR呢？也不是越低越好。有时我们希望电容有适度ESR来抑制反谐振峰（后面会讲）。但一般来说，数字IC去耦优选低ESR。
| 电容类型 | 典型ESR @ 100kHz | 典型ESL | 高频特性 |
|---|---|---|---|
| 普通MLCC（X5R） | 5 – 20 mΩ | 0.5 – 1.5 nH | 优秀 |
| 低ESL MLCC | 1 – 5 mΩ | 0.2 – 0.5 nH | 极优 |
| 钽电容 | 100 – 500 mΩ | 2 – 8 nH | 差 |
| 铝电解 | 几十mΩ – 几Ω | 10 – 50 nH | 极差 |
4.4 温度与电压——X5R和X7R的陷阱
MLCC有个“变脸”的特长：温度一变、电压一变，容值就大幅下降。比如X5R电容在-55℃到+85℃范围内容值变化±15%，但不同厂家实测常常超过±20%。最坑的是直流偏压：10V的MLCC在5V下可能只剩60%的容值。
我曾经在一个温控项目里用了X5R的10μF电容，常温下测纹波正常，一进高温箱（85℃），电压拉到5V，实际容值只剩不到4μF，导致电源过冲直接触发保护。后来全部换成X7R（或NP0/C0G），问题解决。
所以选型时要注意：
- 高温环境（> 85℃）→ 必须用X7R或更高等级
- DC偏压超过额定电压30% → 容值要留50%余量
- 高频去耦（MHz以上）→ NP0/C0G最稳定，但容值做不大
4.5 并联组合——消除反谐振
实际电路里很少只放一颗电容，通常是多颗不同容值的电容并联。这里就遇到了反谐振问题：
两颗电容并联，如果它们的谐振频率不同，会在两个频率之间形成一个阻抗尖峰（反谐振）。这个尖峰可能导致电源噪声在该频率被放大。
怎么避免？
- 容值跨度不要超过两个数量级。比如10μF + 0.1μF + 1nF，间距太大容易出反谐振。建议用10μF + 1μF + 0.1μF + 10nF，每个跨度约10倍。
- 使用同系列MLCC（比如全是X7R），它们的ESL相近，反谐振尖峰会温和很多。
- 加一个适度ESR的小电阻或铁氧体磁珠，用来阻尼反谐振。
4.6 封装选择：0402还是0603？
封装直接决定ESL和安装占位。0402比0603的ESL小30%左右，但手工焊接麻烦。如果你用机器贴片，建议高频去耦一律0402或0201。
另外注意：小封装的耐压值通常较低。0402的MLCC最高耐压也就25V，用在12V场合虽然够，但降额要更严格。
| 封装 | 典型ESL（含焊盘） | 最高耐压（常见） | 建议用途 |
|---|---|---|---|
| 0201 | 0.2 – 0.4 nH | 6.3V – 10V | GHz级去耦，超高速IC |
| 0402 | 0.4 – 0.6 nH | 10V – 25V | 100MHz以上通用去耦 |
| 0603 | 0.6 – 1.0 nH | 25V – 50V | 中低频，储能 |
| 0805及以上 | 1.0 – 2.0 nH | 50V – 100V | 大容值储能，电源输入 |
好了，电容选型这章就到这里。记住：没有万能电容，只有合适的组合。选型流程就是不断迭代：先根据频率定容值范围，再考虑温度和电压选介质，然后做阻抗仿真看反谐振，最后用布局保证寄生最小。多做几次你就会发现，去耦设计其实是个平衡艺术。