第二章：去耦电容的基本原理
做PCB设计的朋友，肯定绕不开去耦电容。这一章，我就把它的老底给你揭开。别小看这小东西，用好了，能省掉你大把调试时间。
2.1 理想电容 vs 真实电容
咱们先说说理想电容。理想情况下，电容的阻抗公式是 Z = 1/(2πfC)。频率越高，阻抗越低。说白了，高频噪声来了，电容就像个短路，直接把噪声旁路到地。
但现实很骨感。真实的电容不是单纯的电容，它里面藏着电阻和电感。等效模型是这样的：
真实电容 = 等效串联电阻(ESR) + 等效串联电感(ESL) + 理想电容(C)这个模型很重要，你想想看，电容在高频下的行为，完全被ESR和ESL左右了。
关键知识点： 电容的自谐振频率（SRF，Self-Resonant Frequency）。低于SRF时，电容呈容性，阻抗随频率升高而下降。达到SRF时，阻抗最低。高于SRF后，电容呈感性，阻抗反而随频率升高而上升。
为什么会这样？因为ESL和C形成了一个串联谐振回路。在谐振点上，容抗和感抗相互抵消，只剩下ESR。所以这个点的阻抗最低，去耦效果最好。
我以前刚做项目时，总以为电容越大越好。结果一次高频板出了问题，换了小电容反而好了。嗯，这里要注意，大电容的ESL也大，SRF低，对高频噪声根本没用。
2.2 自谐振频率的计算
自谐振频率可以用这个公式估算：
SRF = 1 / (2π * √(LC))其中L是ESL，C是电容值。不同封装的电容，ESL差异很大：
| 封装 | 典型ESL (nH) | 适用频率范围 |
|---|---|---|
| 0805 | ~1.5 | 几十MHz以下 |
| 0603 | ~0.8 | ~100MHz |
| 0402 | ~0.4 | ~500MHz |
| 0201 | ~0.2 | ~1GHz以上 |
你看，封装越小，ESL越小，SRF越高。所以高频去耦，得用小封装的小电容。我习惯的做法是：100MHz以下用0603或0805，100MHz以上必须用0402甚至0201。
2.3 并联电容：非谐振效应
很多人喜欢把不同容值的电容并联，比如一个10μF钽电容加上一个0.1μF陶瓷电容。这样做，理论上能覆盖更宽的频率范围。但有个坑——非谐振效应。
注意： 当大电容的ESL与相邻小电容的C形成新的谐振回路时，在某些频率点上，两个电容的阻抗反而会叠加变大。这叫反谐振峰（Anti-resonance）。
我见过不止一个项目，因为并联电容没处理好，导致电源纹波在某一个频点突然飙升。调试起来特别头疼。
避免这个问题的办法有几点：
- 容值不要差太多，最好控制在10倍以内
- 使用同一种介质的电容（比如都是X7R或都是NP0）
- 布局时注意拉开物理距离，减少互感
我个人经验是，并联两个0.1μF和一个1μF，比并联10μF和0.1μF的效果稳定得多。你可以试试看。
2.4 去耦的本质：提供瞬态电流
去耦电容到底在忙什么？说白了，它在给芯片提供瞬态电流。
当一个数字芯片内部的逻辑门翻转时，会在极短的时间内（纳秒级）抽取大电流。这个电流如果全靠电源从很远的地方送过来，会因为走线电感产生电压降——也就是我们常说的电源塌陷（Power Droop）。
电容的作用就像个蓄水池。平时存着电荷，当芯片需要大电流时，就近释放，弥补电源来不及提供的部分。等芯片安静下来，电容再慢慢补满自己。
这里有个概念叫去耦半径。电容离芯片越近，它的有效性越高。我建议，0.1μF的高速去耦电容，距离芯片电源引脚最好不超过2mm。这在下一章布局里会细说。
一点小建议： 选电容时，不要只看容值。要关注ESR和ESL。比如多层陶瓷电容的ESR比钽电容低很多，更适合高频去耦。钽电容虽然容值大，但ESR高、可靠性差，我基本只在电源输入端才用。
2.5 本章核心知识图谱
下面这张图把去耦电容的基本原理串起来了。你可以看到，从核心模型到实际应用，再到参数影响，是一个完整的闭环。
2.6 一个小练习
假设你用的电容是0402封装、0.1μF、ESL约0.4nH。它的SRF大概是多少？
SRF = 1 / (2π * √(0.4e-9 * 0.1e-6))
≈ 1 / (2π * 2e-8)
≈ 7.96 MHz你看，0.1μF的SRF大约在8MHz。超过这个频率，它就不再是电容，而是电感了。所以为什么很多人要并联0.01μF甚至1000pF的小电容——就是为了把去耦频段推到更高。
我曾经在调试一块FPGA板子时，发现高速时钟信号抖动很大。查了半天，发现是去耦电容离FPGA太远，而且只用了10μF和0.1μF的组合，对100MHz以上的噪声完全失效。后来在FPGA背面焊了几个0402的1000pF电容，问题立刻解决。所以啊，电容这东西，用对地方才是关键。