第3章 电容的寄生参数与频率特性

做PCB布局，电容是咱们用得最多的元件之一。但说实话，很多人对电容的理解还停留在中学物理那个「C=εA/d」的阶段。上了高速板子，你会发现——理想电容？不存在的。

我刚开始做layout那会儿，也觉得电容嘛，不就是储能、滤波，选个容值对得上就行。结果有一次板子回来，DDR3的时钟线上全是毛刺，怎么都压不下去。折腾了三天，最后发现是去耦电容的寄生电感在捣乱。从那以后，我再也不敢小看这颗小小的电容了。

3.1 理想电容？不存在的

理想电容的阻抗公式很简单：Z = 1 / (2πfC)。频率越高，阻抗越低。这是咱们设计时想要的效果。

但真实电容内部有引脚、有极板、有介质。这些结构会引入额外的电阻和电感。你想想看，高频电流流过电容的时候，它可不只是「充放电」那么简单。

真实电容的等效模型是个RLC串联电路：

真实电容 = ESR + ESL + C（三者串联）

这个模型决定了电容在不同频率下的行为。低频时，C占主导。高频时，ESL开始显威力。嗯，这里有个关键转折点——自谐振频率。

3.2 寄生参数三剑客：ESR、ESL、C

咱们挨个说说这三个参数。

参数	符号	来源	对去耦的影响
等效串联电阻	ESR	引脚电阻、介质损耗、接触电阻	产生IR压降，降低去耦效率，引起发热
等效串联电感	ESL	引脚电感、内部电极电感、PCB焊盘过孔	高频时阻抗上升，导致去耦失效
理想电容	C	介电常数、极板面积、极板间距	决定低频段的去耦能力

3.3 阻抗-频率特性曲线

把真实电容的阻抗画成曲线，你会看到一个「V」形。低频段容性主导，阻抗随频率升高而下降。到了自谐振频率SRF附近，阻抗降到最低点。过了SRF，感性主导，阻抗反而随频率升高而上升。

为什么SRF这么重要？因为在这个频率点上，电容的阻抗最小，去耦效果最好。说白了，选电容就是让SRF对准你需要抑制的噪声频率。

下面这张图展示了从寄生参数到频率特性，再到工程结论的完整逻辑：

3.4 不同电容类型，性格迥异

市面上常见的去耦电容，各有各的脾气。我列个对比表，大家一看就明白。

电容类型	ESR (mΩ)	ESL (nH)	SRF 范围	适用场景
MLCC (0402)	5 – 20	0.3 – 0.6	100 MHz – 1 GHz	高频去耦、IC电源引脚
MLCC (0603)	10 – 40	0.5 – 1.0	50 MHz – 500 MHz	中频去耦、板级滤波
钽电容	100 – 500	2 – 5	1 MHz – 10 MHz	低频去耦、电源输入
铝电解电容	500 – 3000	5 – 20	100 kHz – 1 MHz	低频滤波、储能、电源输入

从表里能看出来——ESR和ESL越小，SRF越高，高频特性越好。MLCC（特别是小封装的）在这方面的优势非常明显。我个人的习惯是：能上MLCC就上MLCC，除非容值要求太大才考虑钽电容或电解电容。

3.5 工程选型与布局避坑

光知道原理还不够，落实到板子上才是真功夫。下面这几条是我这些年踩坑踩出来的经验。

• 并联组合：大电容（10–100 µF）+ 中电容（0.1–1 µF）+ 小电容（0.01–0.1 µF）并联，覆盖宽频段。每个容值差两个数量级以上才有效。
• 靠近引脚：去耦电容离IC电源引脚越近越好。我一般控制在3 mm以内，走线宽度不小于0.5 mm。
• 小封装优先：高频去耦用0402甚至0201。寄生电感小，SRF高。
• 过孔要慎重：电容焊盘到过孔的走线会引入额外ESL。我习惯把过孔打在焊盘旁边，或者直接用埋孔。
• 避免长回路：去耦电流回路越短越好。电源和地平面要连续，不要跨分割。

说到底，电容的去耦效果不是由容值单独决定的。ESR和ESL这两个「寄生参数」在高频下才是真正的主角。你想想看，一个100 µF的电解电容，到了100 MHz以上阻抗比0402的0.1 µF还高——这就是ESL在作怪。

我建议各位在做PCB布局时，把电容当成一个「RLC串联网络」来对待。选型时看数据手册的阻抗曲线，布局时把电容紧贴IC引脚。做到这两点，去耦效果不会差。