差分阻抗与共模阻抗

咱们做差分信号设计，最绕不开的两个基本概念就是差分阻抗和共模阻抗。我刚开始接触高速串行总线时，经常把这两个混为一谈，结果板子调不通，眼图闭合得像一条线。后来才搞明白，这俩参数虽然都跟差分对有关，但物理意义完全不同。

差分阻抗的定义

差分阻抗，通俗讲就是差分信号在这对线上看到的阻抗。你想想看，差分信号从驱动端发出，沿着正负两条线传输，最后到达接收端。这两条线之间的阻抗，就是差分阻抗。我用公式表示一下：

Zdiff = Vdiff / Idiff
其中 Vdiff = V+ - V-，Idiff 是差分电流

实际设计中，差分阻抗通常由线宽、线距和介质厚度决定。我习惯按目标阻抗反推几何参数，比如 PCIe Gen4 要求 85Ω 差分阻抗，那我先用仿真工具扫一遍线宽和间距的组合。记得有个项目做 USB 3.0 接口，目标 90Ω，我按计算值走了 4mil 线宽、6mil 线距，结果实测只有 82Ω。后来发现是叠层厚度偏差导致的，所以仿真时一定要留余量。

差分阻抗还有个关键点——它和单端阻抗不同。单端阻抗是单根线对参考平面的阻抗，而差分阻抗是两根线之间的等效阻抗。这两者之间有一个固定关系：

Zdiff = 2 × Zodd

其中 Zodd 是单根线在奇模激励下的阻抗，也就是差模阻抗的一半。这个关系我几乎每天都会用到，改叠层或调线宽时，心里有这个数就能快速估算。

参数	含义	典型值（差分对）
Zdiff	差分信号对线的阻抗	85Ω, 90Ω, 100Ω
Zodd	单根线奇模阻抗	一半的Zdiff
Zeven	单根线偶模阻抗	取决于耦合度

共模阻抗

共模阻抗就有点绕了。它指的是共模信号在差分对上看到的阻抗。共模信号是什么？就是两根线上幅度相同、相位相同的信号。说白了，就是同时给两根线加一个相同的电压，这个电压驱动的电流受什么阻抗约束？那就是共模阻抗。

实际电路中，共模阻抗往往不会被直接标出来，但它的影响无处不在。比如共模噪声的传输、EMI 的辐射强度，都跟共模阻抗有关。我在项目里吃过亏——有一次做 HDMI 接口，眼图和 EMI 都很好，但就是过不了 ESD 测试。后来排查发现，共模阻抗太低，导致共模噪声泄放路径不畅。调整了共模扼流圈的参数后，问题才解决。

共模阻抗的数学表达：

Zcom = Vcom / Icom
其中 Vcom = (V+ + V-)/2，Icom 是共模电流

嗯，这里要注意一个关键点：共模阻抗通常比差分阻抗小得多。因为共模信号在两根线上同向流动，相互之间的耦合作用不同。我一般用四分之一到三分之一的关系来估算，当然精确值还是要靠场求解器。

两者之间的关系

差分阻抗和共模阻抗不是独立的，它们通过耦合系数 κ 联系在一起。耦合系数反映了两根线之间的电磁耦合强度。如果两根线离得很近，耦合强，差分阻抗和共模阻抗的差距就会拉大。

我记得有次给客户做跨时钟域的信号完整性分析，客户问为什么差分阻抗是 100Ω，共模阻抗却只有 25Ω。我画了个图解释：耦合越强，差分阻抗越低，共模阻抗也越低。具体公式如下：

Zdiff = 2 × Z0 × (1 - κ)
Zcom = Z0 / 2 × (1 + κ)

其中 Z0 是孤立单线特性阻抗，κ 是耦合系数

从公式可以看出，如果 κ=0（无耦合），Zdiff=2Z0，Zcom=Z0/2。如果 κ 增大，Zdiff 减小，Zcom 增大。这就是为什么紧耦合的差分对，差分阻抗反而比松弛耦合时低。我实际调板子时，几乎都会平衡这两个参数：既要足够的耦合来保证差分特性，又要避免共模阻抗太低导致噪声问题。

你想想看，如果共模阻抗太低，共模噪声就会像个低阻抗通路一样轻松辐射出去，EMI 一定超标。反过来，差分阻抗如果偏离目标值，信号反射就会增大，眼图质量下降。所以设计时两头都要兼顾。

最后我再强调一次，这俩参数不是孤立的。调整线宽、线距或介质厚度时，它们会一起变化。我用下面的图帮你理清知识结构：

这个结构图把核心关系理清了。从差分对信号出发，分成差分阻抗和共模阻抗两个分支，每个分支都有明确的定义和影响因素。底部那个黄色的关系框是最重要的——耦合系数 κ 把两边串起来了。你调一端，另一端一定会变。设计时拿这个图做参考，思路会清晰很多。