第2章 差分对特性阻抗：概念、计算公式

1. 特性阻抗到底是什么？

先问大家一个问题——为什么PCB上的走线要控制阻抗？

说白了，信号在传输线上传播时，每时每刻都会遇到一个瞬时电阻。这个电阻不是直流电阻，而是高频下的特性阻抗。我刚开始做高频板时，以为只要线宽符合加工规则就行，结果第一次调试3.125Gbps的串行链路，眼图完全睁不开。后来才明白，特性阻抗没控制好，反射会把信号吃掉大半。

对于差分对，情况更复杂。差分的特性阻抗不是简单拿单端阻抗两倍或者一半去算。它涉及到两个导体之间的耦合效应。嗯，这里要区分两个概念：奇模阻抗和偶模阻抗。

2. 奇模与偶模——差分阻抗的底层逻辑

为什么差分阻抗和单端阻抗不一样？因为两个导体之间有耦合。

假设给差分对的两个线分别施加一对相反的信号（一个正，一个负），这叫做奇模激励。这时线对中间会出现一个虚拟地平面。每条线对地的阻抗就是奇模阻抗 \( Z_{odd} \)。那么差分阻抗 \( Z_{diff} = 2 \times Z_{odd} \)。

反过来，如果两个线施加相同的信号（同相），就是偶模激励。这时线对之间没有净电流，每条线对地的阻抗是偶模阻抗 \( Z_{even} \)。共模阻抗等于偶模阻抗的一半。

我做过一个SATA 3.0的案子，PCB叠层设计没考虑差分对之间的间距，结果差分阻抗只有85Ω。检查后发现奇模阻抗因为耦合过强被拉低了。设计时不能只看单端阻抗。

参数	符号	激励方式	对应说明
奇模阻抗	\( Z_{odd} \)	差分信号（反相）	每条线到虚拟地平面的阻抗
偶模阻抗	\( Z_{even} \)	共模信号（同相）	每条线到实际地平面的阻抗
差分阻抗	\( Z_{diff} \)	差分信号	\( Z_{diff} = 2 \times Z_{odd} \)
共模阻抗	\( Z_{comm} \)	共模信号	\( Z_{comm} = Z_{even} / 2 \)

3. 计算公式——从近似到精确

工程上常用的差分阻抗计算公式，大多基于微带线或带状线的近似模型。先说微带差分对（外层走线）：

Z_diff ≈ (2 × Z_0) / √(1 + k)
其中：
Z_0 = 单端特性阻抗（无耦合时）
k = 耦合系数，与线间距S和介质厚度H有关

更常用的经验公式（针对微带）：
Z_diff ≈ 2 × Z_0 × (1 - 0.48 × e^(-0.96 × S/H))

注意，这里的 \( Z_0 \) 是单根线在孤立情况下的阻抗。当靠得很近时，耦合系数k增大，差分阻抗就会低于2倍的\( Z_0 \)。你想想看，如果两根线紧挨着（S很小），差分阻抗可能只有2倍单端阻抗的80%左右。

对于带状线差分对（内层走线），公式更复杂一些。我通常用下面的近似：

Z_diff_bb = 2 × Z_0 × (1 - 0.347 × e^(-1.13 × S/H))

其中 H 是参考平面之间的总介质厚度

实际操作中，我不会完全依赖手算。SI仿真软件（比如Polar Si9000、HyperLynx）能直接算。但我建议至少理解这些公式的趋势：线距S越近，差分阻抗越低；介质厚度H越大，差分阻抗越高；介电常数εr越大，阻抗越低。

4. 影响差分阻抗的主要因素

用一张图总结影响因素的关系：

5. 避坑指南——我踩过的几个坑

• 差分阻抗≠2×单端阻抗：我曾经在算100Ω差分时，直接用50Ω×2=100Ω来定线宽，结果耦合效应导致实际只有92Ω。后来老老实实算耦合系数。
• 介质厚度H的取法：对于多层板，差分对上下可能有不同厚度的介质（比如非对称带状线）。我习惯用等效厚度，但仿真更可靠。
• 阻焊层的影响：微带走线的阻焊会降低阻抗大约1~3Ω。这在高速设计中不能忽略。我做过一个PCIe Gen4的板子，差分阻抗设计100Ω，加上阻焊后实测只有97Ω，勉强达标。
• 线长不一致会导致共模转换：差分对走线要严格等长，不等长会使奇模和偶模分量混合，产生共模噪声。我最惨的一次就是USB 3.0，两条线路差5mil，结果眼图闭合了一半。

6. 小结与实用建议

差分对特性阻抗是整个SI设计的基石。记住三个关键点：

1. 差分阻抗与奇模阻抗直接相关：\( Z_{diff}=2\times Z_{odd} \)
2. 线距S、介质厚度H、线宽W、介电常数εr共同决定阻抗值。
3. 设计时先用近似公式估算，再用仿真工具精确计算，最后通过TDR测试验证。

我通常会先定目标阻抗（如100Ω），然后根据叠层参数和线宽线距做参数扫描。这一步如果走偏，后面整个链路的回损和插损都会恶化。所以，花时间把差分阻抗算准，值。

---