第1章 差分信号基础：定义、优缺点、应用场景
什么是差分信号？
先别急着翻定义，我直接说人话：差分信号就是用两根线传一个信号。一根走正相（P），一根走反相（N），接收端只看它们之间的电压差，不看各自对地的值。这就好比你和你搭档搬东西——一个人抬左边，一个人抬右边，合力看的是两个人的高度差，而不是一个人站多高。
教科书上那套说法我也背过：差分信号是用一对等长、等宽、紧耦合的传输线，分别传送幅值相等、极性相反的信号。但我个人有个更简单的记忆方法——你记住“不是单端，是两口子过日子”就行。两口子吵架不吵翻天，因为邻居听的是分贝差（共模噪声被抑制了）。
| 特性 | 单端信号 | 差分信号 |
|---|---|---|
| 信号线数量 | 1 根信号线 + 1 根地 | 2 根信号线（P/N） |
| 参考基准 | 地平面电位 | 两线之间的电压差 |
| 抗噪声能力 | 差（受地弹和共模噪声影响） | 强（共模噪声被抵消） |
| 典型电压摆幅 | 0V ~ VCC（如 3.3V） | ±0.5V ~ ±1.5V |
差分信号的工作原理
要理解原理，你得先接受一个反直觉的事：差分对里的每根线是对地传输的单端信号。只不过因为两根线传输的是互补信号，而且紧紧耦合在一起，各自产生的电磁场大部分相互抵消，对外辐射就小了。反过来，外部干扰进来时，两根线上感应出几乎一样的噪声，一相减就没了。
我曾在一个 DDR3 调试项目里吃过亏。当时用单端方法量一对差分时钟线，发现两线对地的波形幅度不一样，怀疑驱动坏了。后来才意识到，差分接收器根本不看对地幅度，它只看差。测差模电压，波形完美。所以记住了：差分信号的核心是“差模传输，共模抑制”。
差分信号的核心优缺点
我把这几年跟差分信号打交道总结的好和坏，列成一张表，你自己品。
| 优点 | 缺点 |
|---|---|
| 抗共模噪声强——地弹、电源纹波、EMI辐射基本不敏感 | 布线面积翻倍（两根线占两个pin、两层走线资源） |
| 低电压摆幅，功耗比单端低（比如 LVDS 才 ±0.35V） | 需要匹配等长、等间距、阻抗控制，设计门槛高 |
| 对外电磁辐射小，因为反向电流产生的磁场互相抵消 | 接收器比单端复杂，芯片成本略高 |
| 高速信号传得远（USB 5m、HDMI 10m+ 没问题） | 必须成对使用，若有一根断路，整个通道报废 |
说白了，差分信号的优点全来自“两根线差模传输”这同一个特性，缺点也全来自“必须成对严格处理”。你接一个高速项目，先问自己：板子空间够吗？能控等长吗？层叠结构支持较好参考面吗？如果答案是否定的，老老实实用单端+屏蔽，别硬上差分。
典型应用场景
差分信号如今已经渗透到每一个高速接口里。我按信号速率给你分个类：
- 千兆以下： RS-485/422（工业通信）、CAN 总线（汽车）、USB 2.0（480 Mbps）。这些接口用差分主要是为了抗干扰和长距离。
- 吉赫兹级： USB 3.0/3.1（5-10 Gbps）、PCIe Gen3/4（8-16 GT/s）、HDMI 2.1（12 Gbps）、DisplayPort、SATA、Ethernet 10GBASE-T。差分结构是唯一能在这些速度下保持信号完整性的方案。
- 板内差分信号： 时钟差分对（如 LVDS 时钟）、DDR 数据/选通差分对（DQS）。很多 PCB 工程师会忽略板内差分对，觉得距离短不控也行——我曾经就因为一个 1mm 等长差导致时钟抖动超标，后来乖乖加了蛇形线。
我个人习惯：只要接口协议里写了“差分对”，就把它当亲儿子对待——等长控制在 5 mil 以内，间距按 3W 原则（线间距 3 倍线宽），参考面完整不跨分割。这不是矫情，是吃过亏后的肌肉记忆。
避坑指南
我曾经犯过的一个低级错误：差分对换层时忘记加回流过孔（GND via）。结果两层参考面不同，回流路径断了，共模噪声直接飙升，眼图闭合。后来每对差分换层必须配一对 GND via，间距不超过 1/10 波长。
另一坑：差分对走线不能随便打弯。有人为了等长把其中一根绕成“S”形，导致耦合距离变化，差模阻抗偏移 10Ω 以上。蛇形线要对称、间距保持恒定。
如果你刚开始接触差分信号，记住三条铁律：
- 等长——长度差 ≤ 5 mil（高速信号要求更严）。
- 等间距——整个路径上间距一致，不要中间宽两端窄。
- 共模噪声不要留给接收器——差分走线旁边保持完整地平面，拒流共模电流。
最后说句掏心窝的话：差分信号没你想象那么玄乎。它不过是“用两根线的冗余换来了鲁棒性”。你理解了基础，后面的阻抗匹配、SI优化才能落地。先把这个章节吃透，后面我们搞定差分对设计。