第3章 传输线理论：分布参数模型、特征阻抗与常见结构
很多工程师刚开始做高速设计时，容易忽略一个基本问题：走线到底什么时候算「传输线」？ 说白了，答案就一句话——当走线的长度跟信号波长能比的时候，就不能再把它当成一根普通导线了。 我早年做过一个 100 MHz 的板子，走线长了点，结果逻辑电平乱跳，查了两天才发现是传输线效应在捣鬼。 从那以后我就养成了习惯：只要信号沿时间小于走线延迟的 2 倍，就必须上传输线模型。
3.1 从集总到分布——为什么必须用分布参数模型
传统低频设计里，我们习惯把电阻、电容、电感看成一个个「集总」元件。 走线就是一根导线，没有电阻也没有电感——反正频率低，影响可以忽略。 但到了高速领域，信号沿时间到了纳秒级，走线本身的寄生参数就成了主角。
分布参数模型的核心思想是：把一根传输线切成无数个微元段，每段都包含四个基本参数——
- R（串联电阻）—— 导线本身的欧姆损耗，跟线宽、线厚、趋肤深度有关；
- L（串联电感）—— 电流变化产生的磁场储能，跟走线环路面积有关；
- G（并联电导）—— 介质材料的漏电损耗，跟介质损耗角正切有关；
- C（并联电容）—— 电压变化产生的电场储能，跟走线与参考平面的间距有关。
这四个参数都是 单位长度 的量，单位分别是 Ω/m、H/m、S/m、F/m。 你想想看，当信号频率高到一定程度，这些分布参数的影响就会累积起来，改变信号的幅度和相位。
什么时候必须用分布模型？ 有一个经验判据：走线长度 > 信号上升沿对应空间长度的 1/6。 比如 1ns 的上升沿，在 FR4 中空间长度约 15 cm，那么走线超过 2.5 cm 就得当传输线处理。 我一般直接按「信号沿时间 < 2 倍走线延迟」来卡，更安全。
我在一个 2.5 Gbps 的 SerDes 项目里吃过亏——一开始没在意分布参数，把差分对内部的两根线走了不同的层，结果电感不匹配，共模噪声直接超了标。 后来把两根线严格走同一层，并保证参考平面连续，问题才解决。 说白了，分布参数模型不是理论游戏，它直接决定了你的信号能不能完整到达接收端。
3.2 特征阻抗——传输线的「身份证」
特征阻抗 Z₀ 是传输线最重要的固有属性。 它的物理含义很简单：在均匀传输线上，行波的电压与电流之比。 公式也不复杂——从分布参数模型的电报方程可以推导出：
Z₀ = √((R + jωL) / (G + jωC))这个公式在本科教材里都有，但实际工程中我们几乎都用它的无损简化形式：
Z₀ = √(L / C) （忽略 R 和 G）为什么会这样？因为在 PCB 常用的频率范围（几百 MHz 到几十 GHz）内，R 和 G 的贡献远小于 L 和 C 的贡献。 虽然严格来说 Z₀ 是复数，但虚部小到可以忽略。 我习惯在设计初期直接用 Z₀ = √(L/C) 做快速评估，等布线完成后再用场求解器校准。
必须记住的一点：特征阻抗只与传输线的 几何结构 和 材料特性 有关，与走线长度无关。 也就是说，你截取 1 cm 和 1 m 的同一根微带线，特征阻抗是一样的。 这个特性让阻抗控制成为可能——我们只要控制好线宽、介质厚度和介电常数，就能得到想要的 Z₀。
常见的 PCB 传输线特征阻抗目标值是 50 Ω（单端） 和 100 Ω（差分）。 为什么是 50 Ω？ 这其实是历史形成的折中——50 Ω 在同轴电缆时代达到了功率容量与衰减的平衡，PCB 设计沿用了这个标准。 当然也有 75 Ω（视频系统）和 90 Ω（USB）等特殊值，但 50/100 Ω 占了绝大多数场景。
3.3 微带线与带状线——两种最常用的 PCB 传输线
在 PCB 上实现传输线，最常见的两种结构就是 微带线 和 带状线。 我经常被问到：「到底该用微带还是带状？」 我的回答是：看你的层叠结构和信号完整性要求。
微带线（Microstrip）
微带线走在外层（顶层或底层），下方是参考平面，上方是空气（或绿油）。 因为介质不均匀（一半 FR4 一半空气），它传播的是 准 TEM 波。 特征阻抗的近似计算公式（常用哈默斯塔德公式）：
Z₀ ≈ (87 / √(εᵣ + 1.41)) · ln(5.98h / (0.8w + t))其中 h 是介质厚度，w 是线宽，t 是铜厚，εᵣ 是相对介电常数。
- 优点：易于布线，走线直接露出表层，适合元器件连接；
- 缺点：准 TEM 波导致有效介电常数随频率变化，且易受外部电磁干扰；
- 我常用的经验：在 FR4 上做 50 Ω 微带线，通常 w ≈ 1.8h 到 2h（线宽约是介质厚度的 1.8~2 倍）。
带状线（Stripline）
带状线走在内层，上下都有参考平面，介质完全均匀。 它传播的是 纯 TEM 波，信号完整性比微带线更好。 特征阻抗的近似公式（对称情况）：
Z₀ ≈ (60 / √εᵣ) · ln(4h / (0.67πw))其中 h 是上下参考平面间距的一半，w 是线宽。
- 优点：屏蔽性好，串扰低，传播速度稳定；
- 缺点：走线不能直接连元器件，需要过孔换层，增加成本；
- 避坑：带状线的上下介质厚度必须对称，否则会引入共模噪声。
| 对比项 | 微带线 | 带状线 |
|---|---|---|
| 波类型 | 准 TEM | 纯 TEM |
| 介质均匀性 | 不均匀（空气+FR4） | 均匀 |
| 屏蔽性 | 一般（暴露在外） | 好（上下参考面） |
| 典型 Z₀ 偏差 | ±5% 以内 | ±3% 以内 |
| 布线复杂度 | 低（可直接连焊盘） | 高（需过孔换层） |
| 适用场景 | 表层时钟、射频走线 | 高速总线、差分对内层 |
我曾经犯过一个错误：在做带状线设计时，没有控制好上下介质厚度的对称性，导致差分对的共模转换指标差了 6 dB。 后来排查发现，上下介质厚度差了 12%，有效介电常数不一致，差模信号部分转换成了共模。 所以奉劝各位：带状线的对称性是硬约束，不是可选项。
3.4 设计实战中的几条提醒
理论说完了，我结合自己的踩坑经历，给你几点实操建议：
- 不要迷信公式，工艺偏差才是大头。 微带线和带状线的阻抗公式都是近似值，PCB 厂家的蚀刻、压合、铜厚公差能轻松让 Z₀ 偏离 5%~8%。 我建议在投板前跟厂家确认阻抗测试条的设计，让他们直接测。
- 差分对的耦合不是越紧越好。 很多人以为差分线间距越小耦合越好，但间距太小会导致差分阻抗偏低，同时增加对间串扰。 我一般控制线间距在 2~3 倍线宽，既能满足阻抗要求，又有足够的工艺裕量。
- 参考平面必须连续。 无论是微带还是带状，信号正下方的参考平面一旦被分割（比如走线跨过不同的电源区域），特征阻抗就会突变，产生反射。 我曾经在 8 层板上为了绕开一个过孔，把一条 10 Gbps 的走线跨过了两个参考平面区域，结果眼图直接闭合。 后来加了缝合电容才勉强救回来——但最好还是从布线阶段就避免。
- 层叠设计要提前规划。 特征阻抗不是孤立算出来的，它取决于你给走线分配了多厚的介质。 我习惯在项目开始时先确定层叠结构，再算线宽，而不是反过来。
一个小技巧：用 Polar Si9000 或类似的阻抗计算工具时，记得把绿油厚度和铜厚也输进去。 绿油虽然薄，但对微带线的影响在 GHz 频段不可忽略。我试过忽略绿油，计算结果跟实际测试差了 3 Ω 左右——对于 50 Ω 的 100 Ω 差分来说，这个偏差已经接近规格边缘了。
嗯，关于传输线理论、分布参数模型、特征阻抗以及微带线和带状线的内容，到这里就基本讲透了。 这些东西是高速 PCB 设计的根基，所以开头一定要夯实。 下一套东西我会接着讲反射与端接——这是传输线效应的直接后果，也是你调信号质量的必修课。 （不过那是下一章的事，我们先消化好今天的内容。）